• Proceedings of the Korean Information Science Society Conference
• /
• 2001.10c
• /
• pp.181-183
• /
• 2001

인터넷에서 저성능의 소프트웨어적인 처리 또는 고성능의 하드웨어 처리를 하는 장비의 단점을 보완하기 위해서 네트웍프로세서를 사용하는 방법이 등장하였다. 네트웍프로세서를 이용해서 네트웍기능을 지원하기 위해서는 한정된 자원을 효율적으로 활용하기 위해서 스케줄러가 요구된다. 네트웍프로세서에서 스케줄러를 설계하기 위해서 필요한 사항과 구조등에 관해서 알아본다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.29 no.3A
• /
• pp.347-357
• /
• 2004

Network systems have been developed to meet the high performance of forwarding packets and flexibility for providing various services, so network processor emerged. In order to improve the performance of network processors, fast external interface and special functional units have been used. Recently as an architectural method of improving performance, the SMT(Simultaneous Multi Threading) architecture is proposed, but this architecture is difficult to implement due to its complexity. Therefore research for architectural optimization is needed to develop the SMT network processors. In this paper we analyze each functional units on performing network algorithms and propose an optimized SMT network Processor architecture.

• Proceedings of the Korean Information Science Society Conference
• /
• 2000.10c
• /
• pp.624-626
• /
• 2000

대칭형 멀티프로세서 시스템으로 구성된 클러스터의 메시지 전송 방법은 인트라노드인 프로세서 통신과 인터노드인 시스템 통신을 동시에 수행하므로, 노드들간의 통신 성능을 위한 메모리 버퍼의 사용과 버퍼 사이의 데이터 중복 복사가 인트라와 인터노드 사이의 통신 불균형을 가져온다. 푸쉬-풀 메시지의 버퍼 사용 기법을 제한하고 메시지 전송 수행단계를 수정하여 고속 네트웍을 위한 인터노드의 통신 불균형을 감소시켰고, 주소 전환과 전송-승인 신호 중첩 기법을 고속 네트웍에 적합하도록 변형하여 기존의 푸쉬-풀 메시지 기법과 비교, 분석하였다. 제안된 기법은 인터노드 사이의 통신 지연을 약 7~18% 감소시켰다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.12 no.4
• /
• pp.357-364
• /
• 1987

In this paper we consider the performance Analysis of multistage interconnection network, which is major parts of multi-processor system. We review the Hardware configuration of STAR network system using base-line interconnection network and obtain the probability of clustering basing on analytical model. In addition, Instead of Baseline interconnection system, mentioned above, STAR network system using delta network is considered and TWO probability mentioned above is obtained, finally the comparative result is shown in the figure.

• Journal of KIISE:Computing Practices and Letters
• /
• v.11 no.1
• /
• pp.92-99
• /
• 2005

In this paper, we present a high-level design methodology applied on a network system-on-a-chip(SOC) using SystemC. The main target of our approach is to get optimum performance parameters for high network address translation(NAT) throughput. The Fast Ethernet media access controller(MAC) and its direct memory access(DMA) controller are modeled with SystemC in transaction level. They are calibrated through the cycle-based measurement of the operation of the real Verilog register transfer language(RTL). The NAT throughput of the model is within $\pm$10% error compared to the output of the real evaluation board. Simulation speed of the model is more than 100 times laster than the RTL. The validated models are used for intensive architecture exploration to find the performance bottleneck in the NAT router.

• The Transactions of the Korea Information Processing Society
• /
• v.1 no.1
• /
• pp.105-113
• /
• 1994

This paper introduces the Parallel Advanced Loosely coupled Multiprocessor (PALM) architecture, which is based on HCH(m,p), where m is number of links per a communication processor (CP) and p is the number of application processors (APs) connected to the CP. communication links between a pair of CPs and/or between a CP and an AP, are made of dual-Port RAMs, which provide fast and reliable word-parallel communication between processors. Among the wide spectrum of HCH networks, HCH(m,2) is also known to be a cost optimal topology, such that HCH(m,2) consists of the largest number of APs retaining the minimal number of CPs and communication links. We also implement a testbed based on HCH(2,2). The experiment result shows that the small communication/computation ratio of the PALM system would realize fine-grain parallelism on message-passing MIMD systems.

• Proceedings of the Korean Information Science Society Conference
• /
• 1998.10a
• /
• pp.196-198
• /
• 1998

순수자바기술을 이용한 응용서비스가 정보통신망의 발달과 함께 빠른 속도로 증대되고 있다. 이러한 자바응용 서비스는 네트워크 분할(partition) 및 서버의 실패(crash)와 같은 전산망의 결함에도 불구하고 안정적이고 지속적인 서비스를 제공하는 것이 바람직하다. 이러한 요구사항은 서비스를 제공하는 분산된 서버들을 논리적인 하나의 그룹으로 동작하도록 하는 프로세서 그룹을 이용함으로써 해결될 수 있다. 본 연구에서는 네트웍 분할로 인해 프로세서 그룹이 두 개이상의 구성요소(component)로 나뉘어 지더라도 지속적인 고가용성(high availability)의 지원을 위해 응용서비스의 특성에 따라 기존의 처리결과에 영향을 받아 다음 서비스를 처리해야 한다. history-sensitive 그룹과 기존의 처리결과에 영향을 받지 않는 history-sensitive 그룹의 개념을 도입하여 기존의 프로세서 그룹을 확장한 신뢰성 있는 프로세서를 그룹 서비스에 대해서 살펴본다.

• The Transactions of the Korea Information Processing Society
• /
• v.7 no.10
• /
• pp.3055-3063
• /
• 2000

In this paper, a task duplication based heuristic scheduling algorithm is proposed to solve the problem of task scheduling on Shared Memory Multiporcessors (SMM). The proposed algorithm pre-allocates network resources so as to avoid potential communication conlhct, and the algorithm uses heuristies to select duplication tasks so as to recuce of a multiprocessors, and generates scheduling accorting to the available number of processors ina system. The proposed algorithm has been applied to some practical task graphs in the simulation, and the results show that the proposed algorithm achieves considerable performance improvement, in respect of schedule length.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2001.10a
• /
• pp.560-563
• /
• 2001

We made a HTTP server using 8 bit microprocessor. It was TMP84C015 which applied a 180 core and RTL8019AS was installed for an ethernet physical layer. Assembly language was used to optimize a performance of the MPU, to overcome an restriction of memory size and to maximize the throughput of packet using TCP, UDP, IP, ICMP and ARP protocol. We used LabVIEW to verified the each protocol on the client side.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2002.11b
• /
• pp.1371-1374
• /
• 2002

본 논문에서는 내장형 리눅스를 기반으로 무선 네트웍과 실시간 음성처리 VoIP 와의 연동시스템을 설계 구현한다. 설계 구현하는 시스템의 하드웨어 스펙은 Motorola-XPC860 프로세서를 기반으로 설계되었으며, 음성 코덱칩을 사용하여 실시간으로 음성데이터를 처리하도록 설계하였다. 또한 2.4GHz 무선 통신 규약인 Bluetooth 를 무선 네트웍 인터페이스로 사용하였다. 실시간 음성데이터의 효과적인 처리를 위하여 실시간 운영 체제인 RTLinux 를 사용하였으며, 무선 네트워크의 동시다중 서비스 지원을 위해 커널레벨의 문자 디바이스 형태로의 Bluetooth 인터페이스 구현에 대해 살펴보도록 하겠다.