• KIPS Transactions on Software and Data Engineering
• /
• v.10 no.4
• /
• pp.115-124
• /
• 2021

Since function block diagram (FBD) programs are widely used to implement safety-critical systems, effective testing for FBD programs has become important. Mutation testing, a fault-based testing, is highly effective in fault detection but computationally expensive. To support testers for FBD programs, we propose an automated mutant generator for FBD programs. We designed the MuGenFBD tool with the cost and equivalent mutant issues in consideration. We conducted experiments on real industrial examples to present the performance of MuGenFBD. The results show that MuGenFBD can generate mutants for FBD programs automatically with low probability of equivalent mutants and low cost. This tool can effectively support mutation analysis and mutation-adequate test generation for FBD programs.

• Proceedings of the Korean Information Science Society Conference
• /
• 1999.10c
• /
• pp.36-38
• /
• 1999

하드웨어의 제품 사양에는 제품의 특징, FBD(Functional Block Diagram), 핀의 기능 및 배열, 프로그래밍 모드 및 각 블록의 기능 등이 함께 제시된다. 이 때 다른 사양과는 달리 설계 초기 단계부터 설정되는 가장 개념적인 FBD는 마이크로프로세서의 경우 메모리 인터페이스, 레지스터 파일, 데이터패스, 예외처리기, 각종 제어기, 타이머 등으로 구성된다. FBD의 각 블록들은 여러 명의 설계자들에게 분할되고 이 중 마이크로프로세서 설계의 대부분의 시간을 소비하게 되는 각종 제어기의 설계는 여러 블록이 공동으로 제어 신호를 공유하게 된다. 이 신호에 의해 전체 시스템의 정확성(correctness)이 결정되므로 제어기예서 각 블록에 공급하는 제어 신호는 적절할 타이밍에 정확한 값을 가져야만 한다. 따라서 본 논문은 마이크로프로세서에서의 각 블록에 공급하는 제어 신호는 적절한 타이밍에 정확한 값을 가져야만 한다. 따라서 본 논문은 마이크로프로세서의 FBD를 모델링할 수 있는 시각도구를 제안함으로써 제어 신호에 따른 전체 블록의 유기적인 데이터 흐름을 한 눈에 파악할 수 있도록 한다. 이는 설계초기부터 각 블록들을 설계하는 설계자들간의 공통의 다이어그램인 FBD를 중심으로 설계를 해나감으로써 대화 오류를 감소시키고 제어신호 디버깅을 용이하게 하여 설계시간을 단축시키는 것을 목표로 한다.

• Journal of KIISE:Computing Practices and Letters
• /
• v.15 no.3
• /
• pp.211-215
• /
• 2009

As Programmable Logic Controllers (PLCs) are increasingly used to implement safety critical systems such as nuclear instrumentation & control system, formal verification for PLC based programs is becoming essential. This paper proposes a formal verification technique for PLC program implemented with function block diagram (FBD). In order to verify an FBD program, we translate an FBD program into a Verilog model and perform model checking using SMV model checker We developed a tool, FBD Verifier, which translates FBD programs into Verilog models automatically and supports efficient and intuitive visual analysis of a counterexample. With the proposed approach and the tool, we verified large FBD programs implementing reactor protection system of Korea Nuclear Instrumentation and Control System R&D Center (KNICS) successfully.

• The Transactions of the Korea Information Processing Society
• /
• v.7 no.8S
• /
• pp.2757-2765
• /
• 2000

IMT-2000은 제3세대 이동통신 시스템으로서 육상, 해상, 위성을 포함한 모든 이동통신을 포괄하는 통신서비스를 제공하게 된다. 또한, 기존의 음성 서비스 뿐만 아니라 문자, 이미지, 멀티미디어 정보까지 전송할 수 있으며 국제적인 로밍을 통해 전세계 어느 곳에서도 통신할 수 있는 미래의 이동통신 시스템이다. 본 논문은 IMT-2000 교환기에서의 지능망 서비스 기능 설계 및 구현을 목적으로 한다. 그 내용으로서 지능망 서비스를 제공하기 위한 IMT-2000 교환기의 기능 모델 및 기능 블록간 상호 동작 흐름을 제시한다. 또한 지능망 서비스의 한 예인 UPT 서비스의 호 절차를 설계한다. 이를 기초로, IMT-2000 교환기에서 서비스 교환 기능을 구현하기 위한 SDL 다이어그램, 라이브러리 및 데이터 베이스를 제시한다.

• Journal of the Korean Society for Aeronautical & Space Sciences
• /
• v.37 no.4
• /
• pp.359-366
• /
• 2009

MATLAB Autocode generation is a feature that converts a block diagram model in Simulink to a c program. Utilizing this function makes MATLAB/Simulink an integrated developing environment, from controller design to implementation. It can reduce development cost and time significantly. However, this automated process requires high reliability on the software, especially the original Simulink block diagram model. And thus, the verification of the codes becomes important. In this study, a UAV flight program which is generated with Simulink is validated and modified according to DO-178B. As a result of applying the procedures, the final program not only satisfied the functional requirement but is also verified with structural point of view with Decision Coverage 93%, Condition Coverage 95% and MC/DC 90%.

• Proceedings of the KIEE Conference
• /
• 2006.07d
• /
• pp.2109-2110
• /
• 2006

유한요소법은 전자기, 기계, 또는 다른 공학 분야에서 다루는 풀기 어려운 복잡한 문제들을 해석하는데 널리 사용되고 있는 수치해석기법이다. CEMTool은 MATLAB과 유사한 과학기술 범용 패키지로서, 간편한 명령어 방식의 문법과 블록 다이어그램 설계, 이공학 전반의 함수 등의 다양한 기능들을 제공한다. 본 논문에서는 범용 공학 소프트웨어인 CEMTool 환경에서 실행되는 GUI 3D FEM 패키지에 대해 기술한다. FEM 해석의 일반적 단계인 전처리, 솔버, 후처리 단계별로 나누어 각 단계의 구조와 특징 등을 기존의 CEMTool 2D FEM 패키지, MATLAB PDE Toolbox, FEMLAB2.2와 비교하여 자세히 살펴보기로 한다.