• Journal of Korea Society of Industrial Information Systems
• /
• v.10 no.3
• /
• pp.57-63
• /
• 2005

Kim and Fenn et al. proposed two modular AB multipliers based on LFSR(Linear Feedback Shift Register) architecture. These multipliers use AOP, which has all coefficients with '1', as an irreducible polynomial. Thereby, they have good hardware complexity compared to the previous architectures. This paper proposes a modular $AB^2$ multiplier based on LFSR architecture and a modular exponentiation architecture to improve the hardware complexity of the Kim's. Our multiplier also use the AOP as an irreducible polynomial as the Kim architecture. Simulation result shows that our multiplier reduces the hardware complexity about $50\%$ in the perspective of XOR and AND gates compared to the Kim's. The architecture could be used as a basic block to implement public-key cryptosystems.

• Journal of the Korean Society for Railway
• /
• v.11 no.6
• /
• pp.519-523
• /
• 2008

Inside noise levels of running train is the summation of air borne noise and structure-borne noise. In this paper, structure-borne noise, which is known to dominate inside noise level in open field, is investigated. Structure borne noise is analyzed in terms of vibration sources, transmission path and noise generating part so as to reduce inside noise levels.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.15 no.7
• /
• pp.644-652
• /
• 2004

In this paper, we designed a cascaded microstrip lowpass filter using the lowpass filters previously proposed. The previously proposed lowpass filters have a ultra-wide stopband and prominent cutoff sharpness using the combined characteristics of slot and microstrip open stub, respectively, and they are catagorized into 2 types by the method that determining their passband characteristics. The first type is determined its passband characteristics by open stub characteristics and the second is by slot characteristics. By cascading these structures with impedance adjustment of each element, the deeper out-of-band rejection and the sharper skirt response were achieved. The fabricated cascaded lowpass filters have -3㏈ cutoff frequencies at 1.035㎓ and 1.286㎓ respectively and -20㏈ stopband is over 20㎓ for both structures.

• Journal of the Institute of Electronics Engineers of Korea TC
• /
• v.40 no.3
• /
• pp.18-24
• /
• 2003

The resonator using two layer microstrip structure was proposed and the bandpass filter was designed using this resonator in this paper. The proposed resonator structure is constructed by placing a U-shape of resonator in the first layer and then placing a broadside coupling strip in the second layer just above of the U-shape of resonator's edge part. Because these structure has various design parameters than general single layer coupled line structure, filter design is more flexible. In this paper, the narrow band filter was designed using multi-layer structure that had been applied to broadband filter because it's high coupling nature. The filter was designed to have 4MHz center frequency and 3 % fractional bandwidth, and finally confirmed that can be realizable narrow band filter by using multi-layer structure through fabrication and measurement.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.16 no.1 s.92
• /
• pp.78-83
• /
• 2005

LTCC filters have been widely used to wireless terminals. They generally adopt the multilayer structure. Some of multilayer LTCC filters are made of symmetrical parallel-coupled lines and anti-symmetrical parallel-coupled lines to reduce the length of resonators. The equivalent circuit of parallel-coupled lines was analyzed and applied to bandpass filters using multilayer parallel-coupled line resonators. The three-pole bandpass filter with the center frequency of 2.45 GHz is designed by using the proposed equivalent circuit and the measured results have good agreement with the design results.

• Journal of the Earthquake Engineering Society of Korea
• /
• v.4 no.4
• /
• pp.53-61
• /
• 2000

능동 제어기를 설계하기 위해서는 제어대상 구조물의 수학모델의 구해야한다. 그러나, 무한차원의 구조물에 대하여 정확한 모델을 구하는 것은 불가능하므로 유한차원인 저차원화된 모델을 사용하여 제어기를 설계한다. 그러나, 실제 구조물과 저차원화된 모델사이의 오차에 의하여 제어기의 성능이 저하가 되면 제어기와 구조물의 상호작용, 지진과 같은 오란 등의 불확실성, 지진시 구조물의 동적 특성 변화로 인하여 제어기의 성능이 더욱 저하가 된다. 이러한 저하 요인은 제어기 설계시 요구되는 구조물의 수학모델에 대한 불확실한 요소로 작용하기 때문에 제어성능의 저하를 일으키며 응답의 불안정을 유발하기로 한다. 본 연구에서는 질량형 능동제어기(AMD)가 설치된 3층 건물 모형의 모델 오차에 관한 불확실성을 반영한 강인제어기법을 적용하여 제어성능과 안정성을 실험을 통하여 분석하였다. 강인제어 기법인 $\mu$ 합성법에 요구되는 여러 가지 가중함수인 주파수필터는 건물과 AMD의 특성, 모델 오차, 제어율과 AMD 성능의 , 측정잡음 및 지진외란의 특성 등을 고려하여 정량적으로 선택되었다. $\mu$합성법에 의하여 제어기를 설계하였으며 강인성을 비교하기 위하여 불확실성이 고려되지 않는 LQG 기법에 의한 제어기를 선택하였다. $\mu$합성법은 규정된 불확성에 대하여 제어의 강인성을 가지므로 동적특성이 바뀐 건물모형에 관한 강인성을 LQG 기법에 의한 제어성능과 비교하였다. 그 결과 동적특성이 변화된 건물에 대하여 $\mu$합성법만이 제어의 효율성이 유지되는 강인성을 나타내었다.

• Journal of the Computational Structural Engineering Institute of Korea
• /
• v.14 no.2
• /
• pp.225-235
• /
• 2001

본 연구는 물리·역학적 특성을 고려한 점탄성 감쇠기의 수치모델에 의한 강뼈대구조물의 지진응답개선에 관해서 조사하고자 한다. 온도변화에 의한 감쇠기 이력거동에 미치는 영향을 고려하기 위하여, 점탄성 감쇠기의 모델은 온도-주기 등가원리와 더불어 개선된 분수도함수법에 기초하여 정식화하였다. 본 감쇠기 모델의 알고리즘을 일반화된 강뼈대구조물의 비선형 동적 해석 프로그램에 추가하였다. 강뼈대구조물에 대한 해석 예를 통하여, 제시된 모델에 의한 점탄성 감쇠기의 지진응답개선에 관한 효과를 확인할 수 있었다.

• Proceedings of the Korea Institutes of Information Security and Cryptology Conference
• /
• 2001.11a
• /
• pp.411-414
• /
• 2001

본 논문에서는 유한체 연산을 바탕으로 하는 공개키 암호화 프로세서를 위한 효율적인 곱셈기 구조를 제안한다. 제안된 곱셈기는 다항식으로 항이 모두 1인, AOP, 기약 다항식을 사용하였다. 제안된 구조는 LFSR 구조에 기반한 곱셈기 구조이다. VHDL 코드 시뮬레이션 결과 제안된 구조가 기존의 구조에 비해서 보다 효율적인 구조 복잡도를 가짐을 알 수 있었다.

• Journal of Korea Society of Industrial Information Systems
• /
• v.9 no.1
• /
• pp.43-48
• /
• 2004

This paper presents new architectures based on the linear feedback shia resister architecture over GF(2m). First we design a modular multiplier and a modular squarer, then propose an architecture by combing the multiplier and the squarer. All architectures use an irreducible AOP (All One Polynomial) as a modulus, which has the properties of all coefficients with '1'. The proposed architectures have lower hardware complexity than previous architectures. They could be. Therefore it is useful for implementing the exponentiation architecture, which is the con operation in public-key cryptosystems.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2014.01a
• /
• pp.273-274
• /
• 2014

4-2 압축기는 곱셈기의 부분 곱 합 트리(partial product summation tree)의 기본적인 구성요소이다. 본 논문은 고속 연산이 가능한 4-2 압축기의 구조를 제안한다. 제안한 구조는 최적화된 XOR-XNOR와 MUX로 구성된다 이 구조는 기존의 구조에 비해 신호 전달시간이 감소하여 고속 연산이 가능한 장점을 갖는다.