• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2008년도 한국컴퓨터종합학술대회논문집 Vol.35 No.1 (B)
• /
• pp.456-459
• /
• 2008

공정 기술의 발전에 따라 공정 변이 (process variation)에 따른 수율 (yield) 감소 문제가 대두하고 있으며, 공정 변이 대응 설계 기법 (process variation tolerant design technique)은 하드웨어 제작 시 반드시 고려되어야 할 중요한 요소가 되었다. 캐시 메모리 (cache memory)의 경우에도 공정 변이로 인한 수율 감소 문제에 대처할 수 있는 설계 방법의 개발이 절실하다. 본 논문에서는 캐시에 저장되는 데이터의 특성 분석을 통해 공정 변이에 대응할 수 있는 새로운 캐시 구조 설계에 대한 연구를 소개한다.

• 한국건설관리학회:학술대회논문집
• /
• 한국건설관리학회 2006년도 정기학술발표대회 논문집
• /
• pp.515-518
• /
• 2006

건설공사는 매우 다양한 요인들에 의해 영향을 받으며 생산 주체도 공정별로 다양해서 생산과정상에 많은 변이를 내재하고 있다. 그러나 현재의 공정관리는 결과위주의 관리 방식으로 작업의 상호연관성과 변이 발생을 충분히 고려하지 못하고 있어 많은 문제가 발생하고 있다. 린 건설은 현재의 공정관리방식의 한계를 인식하고 있으며 공정계획의 신뢰성 향상, 공정의 안정성 확보 건축 생산의 효용성 증진을 위한 새로운 관리기술로써 평가 되고 있다. 본 연구에서는 린 건설 이론을 기반으로 한 기법들을 실무적용가능성 측면에서 분석하여 VSM 및 TACT를 이용한 공정관리 기법의 현장적용성을 검토하였다.

• 한국건설관리학회논문집
• /
• 제2권4호
• /
• pp.117-126
• /
• 2001

건설산업은 타산업에 비해 불확실성이 크게 존재하고, 작업간에 상호 의존성이 강한 산업으로, 불확실성에 의해 발생되는 변이는 건설산업의 생산성 감소를 가져온다. 불확실성에 의한 변이의 대처방안으로 변이관리 및 연구의 필요성이 절실히 요구되고 있으나, 아직까지 국내에선 연구가 미흡한 실정이다. 본 연구의 목적은 건설산업에서 변이의 원인 빛 유형을 분석하고 그에 대한 대안으로 변이관리 기구 및 기법을 정립에 있다. 변이관리를 위한 방법으로, 우선 국내 건설현장에서의 변이관리 실태를 조사하였으며, 이를 토대로 변이관리 모델을 제안하였다. 변이관리 모델은 변이관리 기구를 통한 첫 번째 접근과 변이관리 기법을 통한 두 번째 접근 방식으로 제안하였고, 변이발생 시기에 따른 접근으로 변이의 발생 전과 발생 시, 발생 후로 변이관리의 상태를 분류하였다. 또한 변이관리에 적용되는 변이관리 기법으로 쉴딩(shielding)과 디커플링(decoupling) 두 가지를 사용하였다. 변이관리 기구 빛 기법의 적용은 국내 건설산업에서 생산성과 신뢰도(reliability)향상을 증대시키는 중요한 요소이며, 변이관리 모델을 이용한 변이관리는 국내 건설산업의 새로운 방향을 제안한다.

• 한국건설관리학회:학술대회논문집
• /
• 한국건설관리학회 2001년도 학술대회지
• /
• pp.257-260
• /
• 2001

현재 많은 연구가 진행중인 버퍼(Buffer)는 공정상의 충격완화를 위한 수단으로 쓰이고 있다. 충격은 불확실성(uncertainty)에 기인하여 발생되는 변이(variation)에 의해 발생되는데, 기존의 버퍼는 변이를 그대로 받아들이고, 다만 충격을 줄이기 위한 수단으로 사용되었다. 본 연구에서는 제한된 자원과 정보에서 나타나는 여러 변이들을 파악하고 해결하는 수단으로써, 버퍼의 세분화를 제시한다. 스크리닝 버퍼(screening buffer), 당김버퍼(pulling buffer), 쉴딩버퍼(shielding buffer), 작업버퍼(working buffer)로 세분화된 과정을 통하여, 불필요한 작업의 절감과 프로세스의 간결화, 과다한 정보의 차단으로 인한 의사결정과정의 신속함, 작업의 신뢰성(reliability)을 확보하고자 한다.

• 월간산업보건
• /
• 통권335호
• /
• pp.44-55
• /
• 2016

• 월간산업보건
• /
• 통권353호
• /
• pp.23-28
• /
• 2017

• 한국건설관리학회논문집
• /
• 제2권4호
• /
• pp.48-61
• /
• 2001

본 연구에서는 작업 신뢰도 향상의 한 방안으로 기존 공정 관리 기법 상의 한계점을 분석하여 이를 보완하고자 하였다. 그 결과로써 린 생산 원리를 적용한 건설 생산 공정 개선 모델인 CPAM(Construction Process Analysis Model)을 제시하였다. CPAM의 변이 관리 기법을 통해 작업 변이를 최소화시켜 공정계획의 신뢰도 향상 및 생산 효율을 증대시킬 수 있도록 하였고 CPAM에서 제시된 세부작업 일정 계획과 주간작업계획을 통해 건설 현장의 작업 흐름에서 나타날 수 있는 자재, 장비, 인력등의 재고(Inventory or Work In Process, WIP)를 감소시킬 수 있도록 하였다. 또한 본 연구는 건설 생산을 작업 흐름의 관점으로 분석함으로써 기존의 분석에서 놓치기 쉬운 작업 흐름상에서의 불확실성을 최소화시키고 작업 처리량을 최대화시킬 수 있는 대안을 제시하는 데 그 의의가 있다.

• 한국건설관리학회논문집
• /
• 제10권2호
• /
• pp.75-83
• /
• 2009

PPC(Percent Plan Complete)는 계획 작업량 대비 수행 작업량을 의미하며 PPC 측정을 통해 협력업체의 계획 신뢰도를 향상시키며 프로젝트 관리자의 공정계획 능력을 향상시킴으로써 후속 공정의 생산성 향상과 자재 절감 및 시간 버퍼의 단축이 가능하다. 기존 성과지표인 공기, 비용은 실제 문제가 발생하는 작업을 판단하는 데 오류가 발생하나 PPC는 실제 문제가 있는 작업을 말해주므로 측정 결과에 따라 즉각적인 대책수립이 가능하다. 이러한 PPC는 측정과정이 간단하여 현장 적용성이 매우 높다. 때문에 최근 PPC를 측정하여 작업의 성과를 측정하는 사례가 증가하고 그 유용성은 검증되었지만, 작업을 수행한 내력에는 차이가 있음에도 불구하고 기존 PPC 평가는 단순히 추이 분석 또는 평균치와의 비교로 작업을 분석 평가 하고 있다. 따라서 본 연구에서는 측정된 PPC를 중앙경향치 평가뿐만 아니라 변이를 고려하여 PPC를 평가하는 절차 및 평가차트를 제안하고자 한다.

• 전자공학회논문지
• /
• 제51권7호
• /
• pp.122-129
• /
• 2014

스마트 기기 시장의 눈부신 성장으로 핵심 SoC (System on Chip)에 대한 고성능 다기능 요구와 더불어 전력 소모 또한 급속도로 증가하고 있다. 그러나 이러한 요구 사항을 만족시키기 위해 점점 더 미세화된 공정을 사용하게 되면서 심화된 공정변이(process variation)문제로 인해 설계 마진(design margin)이 증가하여 성능과 전력소모를 악화시켜 궁극적으로 수율에 심각한 악영향을 주고 있다. Voltage binning 기법은 효과적인 post silicon tuning 기법중의 하나로, 개별 칩이 아닌 일정한 범위의 속도와 누설 전류에 따라 칩들을 선별 그룹핑한 bin 단위의 공급 전압 조절을 통해 경제적으로 공정 변이로 인한 parametric 수율 손실을 줄일 수 있다. 본 논문에서는 수율 손실 없이 추가적으로 평균 전력 소모를 개선하기 위한 voltage binning 기반의 최적화된 공급 전압 조절 방법을 제안한다. 제안한 기법은 칩 속도와 누설전류의 특성에 따른 공정 코너들의 서로 다른 LVCC (Low VCC) 마진을 고려하여 전압 마진의 편차를 최적화함으로써 전력 소모를 개선할 수 있다. 제안한 방식을 30나노급 모바일 SoC 제품에 적용한 결과 전통적인 voltage binning 방법 대비 동일조건에서 약 6.8%까지 평균 전력 소모를 줄일 수 있었다.

• 한국산업정보학회논문지
• /
• 제18권5호
• /
• pp.59-65
• /
• 2013

저전력 설계를 요구하는 디지털 시스템에서는 동적 전력(dynamic power)과 누설 전력(leakage power) 사이의 균형을 이루는 점에 근접하는 매우 낮은 전압에서 작동하는 디지털 설계 방식을 요구하지만, 기존의 동기방식의 회로는 낮은 전압에서 지연(delay)이 급격히 증가하여 시스템의 전체 성능을 유지할 수 없을 뿐만 아니라, 공정, 전압, 온도 변이 (PVT variation) 등에 크게 영향을 받아서 올바른 동작을 기대할 수 없다. 따라서 본 논문에서는 낮은 전압에서 여러 가지 변이들에 영향을 받지 않는 비동기회로 설계 방식 중에 타이밍 분석이 요구되지 않고, 설계가 간단한 NCL (Null Convention Logic) 방식을 사용한 저전력 산술논리 연산장치 (ALU) 회로를 매그나칩-SK하이닉스 0.18um 공정으로 설계하고, 기존의 파이프라인 방식의 ALU와 스피드와 전력에 관해서 비교하였다.