• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 하계학술대회 논문집 D
• /
• pp.2681-2683
• /
• 2003

본 논문에서는 HDTV(High Definition TV) 방송수신을 위한 DSP기반의 HD급 비디오/오디오 디코더 시스템을 개발하고 그 성능을 확인하였다. DSP 플랫폼은 TI사의 TMS320C6415를 대상으로 하였으며 TI의 DSP RTOS인 DSP/BIOS를 이용하여 방송스트림인 TS (Transport Stream)을 분리하기 위한 TS Demuxer, MPEC-2 비디오 디코더 및 AC-3 오디오 디코더 알고리즘을 통합하였으며, 각각의 알고리즘은 대상 DSP 플랫폼인 TMS320C64x에 맞게 고정소수점 구조화 및 최적화를 실시하였다. 테스트를 위한 시스템은 스트리밍을 위한 호스트 PC와 PCI버스를 통해 연결된 DSP보드로 구성하였으며 실제 HDTV방송용 스트림과 SD급 스트림을 이용하여 성능을 확인하였다.

• 전력전자학회논문지
• /
• 제12권1호
• /
• pp.81-88
• /
• 2007

본 논문에서는 연료전지를 이용한 가정용 발전 시스템의 계통 연계를 위한 새로운 단상 인버터 시스템을 제안한다. 제안한 인버터는 계통연계 운전과 독립 운전이 모두 가능하고 두 운전사이의 모드전환이 자동으로 이루어지며 전환시 최소의 과도상태를 갖는다. 제안한 제어방식은 정상상태 오차가 거의 없고 양호한 과도상태 응답특성을 가진다. 또한 연산량과 센서수가 적고 구조가 간단하여 저가격의 고정소수점 DSP로도 구현이 가능한 특징이 있다. 제안한 계통연계형 인버터의 제어기에 관하여 기술하고 모의실험 및 실험에 의하여 그 타당성을 입증한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2001년도 춘계학술발표논문집 (상)
• /
• pp.453-456
• /
• 2001

21세기에 새로운 분야로 대두되고 있는 가상현실은 많은 사람들의 흥미를 끌고 있다. 상상 속에서나 가능하던 일들을 현실감과 입체감을 통해 실제처럼 느낄 수 있게 해준다는 것이 가상현실의 가장 큰 매력일 것이다. 가상현실을 요하는 멀티미디어 기기들의 활발한 시장진출로 3D 효과를 가진 오디오/비디오의 하드웨어 구현이 불가피하다. 본 연구에서는 휴대용 기기들에서 실시간 3D 입체음향 효과를 얻을 수 있도록 하드웨어를 구성하였다. 기존의 입체음향 기술에서 사용되는 콘볼루션 방법은 계산량이 많기 때문에 실시간 구현이 어렵다. 그러나 제안된 방식은 FFT를 사용하여 주파수 영역에서 처리함으로써 계산량을 줄여 하나의 프로세서로도 실시간 처리가 가능하도록 하였다. 저가/저전력/소형화조건을 요구하는 휴대용 기기에서 3D 입체 음향 효과를 얻을 수 있는 것이다. DSP는 TI(Texas Instruments)사의 16비트 고정소수점(fixed-point) 프로세서인 TMS320C5416을 사용한다. 구현된 3D 입체음향 칩은 입체음향을 필요로 하는 휴대용 MP3 Player, 가전용 오디오/비디오 등에 응용될 수 있다.

• 한국통신학회논문지
• /
• 제16권1호
• /
• pp.85-100
• /
• 1991

디지틀 이동 통신 시스템 검토에 있어서 고음질 저전송 속도의 음성 부호화기 연구는 가용 주파수 대역의 제한을 극복하여 통신 서비스를 증대시키기 위한 필수 사항의 하나이다. 본 논문에서는 디지특 이동 통신용 13 kbps RPE LTP 음성 부호화기의 구현에 관하여 다루었다. 하나의 DSP칩을 이용하여 양방향 통신방식으로 실시간 구현(DSP 로딩율 약 75%)이 가능함을 나타냈으며, 또한 H/W 구현을 위한 고정소수점 시뮬레이션 및 채널코딩과의 연계를 고려한 각 전송 파리미티의 비트 중요도 분석 결과를 제시하였다.

• 한국정보통신학회논문지
• /
• 제12권4호
• /
• pp.730-736
• /
• 2008

기존의 크리스탈 주파수 발진기는 주파수를 자유롭게 변경하지 못할 뿐만 아니라 이들 사이의 동기화에 대한 어려움이 존재한다. 이를 극복하는 새로운 디지털 복조 회로(DDC; Digital Demodulation Circuit) 시스템을 제안하고 이를 구현하였다. 구현한 디지털 복조 회로는 소수점 두 자리까지 자유롭게 주파수를 생성할 수 있다. 또한 레이저 거리 계측기에서 사용하는 많은 소자들이 요구하는 주파수 클록 생성과 오차 저감이 가능하여 고정밀 거리 측정이 가능한 시스템에 적용할 수 있다.

• 한국음향학회지
• /
• 제32권4호
• /
• pp.346-353
• /
• 2013

본 논문에서는 노래반주기를 위한 고음질 오디오 시스템 구현에 관한 내용을 담고 있다. 노래반주기의 중요한 기능인 키/템포 변환 음질의 개선을 위하여 악기별 채널 분리를 수행하였다. 악기별로 채널을 분리하여 처리함으로 고음질의 변환이 수행됨을 상관계수의 변화와 MOS 평가를 통하여 확인할 수 있었다. 구현된 오디오 시스템은 TI사의 32비트 부동 소수점과 고정 소수점 연산이 모두 가능한 DSP인 TMS320C6747를 이용하였으며 다채널의 WMA 복호화, MP3 부호화와 복호화, wav, EQ 및 템포/키 변환을 실시간으로 수행 가능하다. WMA 10채널로 구성되어 악기별 분리 처리가 가능도록 하였다. 또한 MP3 부호화/복호화는 녹음과 재생 기능으로 이용되고 wav 채널은 효과음 등으로 사용 가능하다.

• 대한전자공학회논문지TC
• /
• 제39권4호
• /
• pp.173-179
• /
• 2002

본 논문은 DFE (Decision Feedback Equalizer)구조와 CMA (Constant Modulus Algorithm), 그리고 LMS (Least Mean Square) 알고리즘을 이용한 등화기에 대하여 기술한다. DFE 구조는 기존의 transversal 구조의 등화기에 비하여 빠른 채널 적응 속도와 낮은 BER (Bit Error Rate) 값을 가지며 ISI(Intersymbol Interference)가 심한 환경에서도 좋은 성능을 나타낸다. 본 등화기는 16/64 QAM(Quadrature Amplitude Modulation) 변복조 방식에 적용할 수 있으며, 고속으로 동작할 수 있도록 고속의 곱셈기와 많은 수의 CSA (Carry Save Adder)를 사용하였다. COSSAP/sup TM/ 캐드 툴을 사용하여 부동 소수점 모델과 고정 소수점 모델을 개발하였으며, VHDL 모델을 개발하였다. 시뮬레이션 결과에 따라 feedback 부분과 feedforward 부분에 각각 12개와 8개의 탭을 사용하였으며, 다중 경로 페이딩 채널에서 BER이 10-6일 때를 기준으로 보면 등화기를 사용하지 않은 채널의 BER 보다 SNR(Signal to Noise Ratio)이 4dB 정도 향상되었다. SYNOPSYS/sup TM/ 캐드 툴과 삼성의 0.5 ㎛ standard cell library (STD80) 를 이용하여 로직 합성을 수행하였으며, 전체 게이트 카운트는 약 13만개를 보였다.

• 대한전자공학회논문지SP
• /
• 제43권1호
• /
• pp.91-100
• /
• 2006

고정 소수점 처리기만큼 낮은 복잡도와 비용으로 넓은 동작 영역의 데이터 처리가 가능한 블록 부동 소수점 체제에서 블록 LMS 알고리즘의 구현을 위한 기법을 제시하였다. 제안 기법은 필터 계수 및 데이터의 표현을 위한 적절한 포맷을 적용하였다. 또한, 시변 mantissa와 시변 exponent를 갖는 스텝 크기에 대해 scaled 표현을 적용하였다. Scaled 표현과 새로운 상한을 이용하여, 필터 계수의 무게 mantissa와 exponent에 대한 업데이트 관계를 개발하였으며, 오버 플로우가 발생하지 않도록 할 뿐만 아니라 이미 직접 곱해진 미소량도 고려하였다. 또한 필터 계수의 mantissa와 필터 출력 역시 고속 블록 LMS 알고리즘 기법의 적절한 수정에 의해 더욱 빠르게 평가할 수 있는 방법을 보였다.

• 한국정보통신학회논문지
• /
• 제10권5호
• /
• pp.857-864
• /
• 2006

본 논문은 휴대형 3D그래픽 가속기를 위한 벡터 처리기, 누승기, 제산기 및 제곱근기 회로 설계에 관하여 기술한다. 설계된 연산기는 부동소수점 대신 OpenGL/ES에서 권장하는 16.16 고정 소수점 방식을 사용하여 모바일 환경에서 저전력/저면적으로 동작하도록 하였다. 벡터 처리기는 RB 수체계 기반으로 설계되었으며 일반적인 4개의 승산기와 3개의 가산기로 구현한 방식에 비해 30%의 동작성능이 향상됐고, 10%의 면적 감소를 이루었다. 누승기, 제산기 및 제곱근기는 로그 수체계 기반으로 설계되었으며 이진수-로그 변환 시 룩업 테이블을 사용하지 않고 6-영역의 근사화 방법을 이용한 조합회로로 구현하였다. 누승기, 제산기 및 제곱근기는 일반적인 룩업 테이블로 구현한 방식과 비교하여 면적이 대폭 감소되었다.

• 예술인문사회 융합 멀티미디어 논문지
• /
• 제7권11호
• /
• pp.71-79
• /
• 2017

본 논문에서는 이기종 컴퓨팅을 활용한 환율 예측 뉴럴 네트워크를 구현했다. 환율 예측에는 많은 양의 데이터가 필요하다. 그에 따라 이러한 데이터를 활용할 수 있는 뉴럴 네트워크를 사용했다. 뉴럴 네트워크는 크게 학습과 검증의 두 과정을 거친다. 학습은 CPU를 활용했다. 검증에는 Verilog HDL로 작성된 RTL을 FPGA에서 동작 시켰다. 해당 뉴럴 네트워크의 구조는 입력 뉴런 네 개, 히든 뉴런 네 개, 출력 뉴런 한 개를 가진다. 입력 뉴런에는 미국 1달러, 일본 100엔, EU 1유로, 영국 1파운드의 원화 가치를 사용했다. 입력 뉴런들을 통해 캐나다 1달러의 원화가치를 예측 했다. 환율을 예측 하는 순서는 입력, 정규화, 고정 소수점 변환, 뉴럴 네트워크 순방향, 부동 소수점 변환, 역정규화, 출력 과정을 거친다. 2016년 11월의 환율을 예측한 결과 0.9원에서 9.13원 사이의 오차 금액이 발생했다. 환율 이외의 다른 데이터를 추가해 뉴런의 개수를 늘린다면 더 정확한 환율 예측이 가능할 것으로 예상된다.