• 제목/요약/키워드: 고속 회로

검색결과 1,944건 처리시간 0.026초

고속전철의 제어시스템

  • 김양모;김영진
    • 전기의세계
    • /
    • 제38권6호
    • /
    • pp.58-64
    • /
    • 1989
  • 본고에서는 고속철도중 전기철도에 촛점을 맞춰 고속전철의 일반적 제어방식에 대해 논하고 또한 세계의 고속전철중 대표적 예인 프랑스의 TGV, 일본의 신간선, 서독의 ICE의 주회로에 대해 소개하기로 하고 특히 실제로 영업운행중인 TGV와 신간선의 가감속특성과 집전방식에 대하여 비교하고자 한다.

  • PDF

FPGA를 고속으로 동작시키기 위한 지연시간 최적화 알고리듬 (Delay optimization algorithm for the high speed operation of FPGAs)

  • 김남우;허창우;최익성;이범철
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 1999년도 추계종합학술대회
    • /
    • pp.525-529
    • /
    • 1999
  • 본 논문에서는 고속 FPGA 설계를 위한 논리 수준의 조합회로 합성 알고리듬을 제안한다. 제안 된 알고리듬은 회로의 지연시간을 줄이기 위해 critical path를 분할한 후 분할된 회로를 동시에 수행하는 구조의 회로를 생성한다. MCNC 표준 테스트 회로에 대한 실험에서 제안된 지연시간 최적화 알고리듬이 기존 알고리듬에 비해 지연시간이 평균 33.3 % 감소된 회로를 생성함을 보였다.

  • PDF

DC 기어리스 고속엘리베이터의 제어 개수

  • 대한전기협회
    • 전기저널
    • /
    • 통권305호
    • /
    • pp.69-74
    • /
    • 2002
  • 최근 승강기의 현대화 사업에서는 단공기(短工期)$\cdot$저가격으로 특히 신뢰성 향상을 기대할 수 있는 제어개수(制御改修:전기기기를 일신하는 개수방법)가 주류를 이루고 있다. 그래서 미쓰비시(삼릉)전기에서는 납품한지 20년 이상 경과한 직류-기어리스(DC-GL)고속엘리베이터를 대상으로 하는 제어개수전용의 구동방식을 개발하여 동사 본사빌딩에 납품하였다. 새로운 구동방식은 현재 널리 적용되고 있는 고속엘리베이터의 인버터제어기술을 응용하여 개발한 초퍼회로방식이다. 제어회로에서는 동사의 최신 엘리베이터와 같은 마이컴시스템을 채용하여 고성능화와 부품의 공용화를 도모하였다. 또한 주회로에는 고조파대책, EMI(Eletro-magnetic Interference) 대책 및 누설전류대책을 시행하였다. 특히 직류전동기의 계자제어에서는 엘리베이터의 운전상태에 따라 계자전류를 가변하는 가변계자전류제어를 적용하였다. 이번에 개발한 제어방식은 다음의 특징을 갖고 있다. (1)고조파전류를 억제하였기 때문에 빌딩측에서의 고조파대책이 불필요하다. (2)동사 제작의 워드레오나드방식과 비교하여 약 $40\%$정도 소비전력을 감소시킬 수 있다. (3)동사 제품인 최신 엘리베이터 수준의 성능(승차감, 착상정도 등)을 실현하였다. (4)최신 엘리베이터와 동등한 풍부한 옵션에 대응할 수 있다. 당분간은 속도 $120\~$360m/min, 용량 1,600kg 이하의 고속엘리베이터에 적용하고 점차적으로 적용영역을 확대해 나갈 예정이다.

  • PDF

동적 문턱전압 제어 기법을 이용한 고속 비반전 SOI 버퍼 회로 (High Speed Non-Inverting SOI Buffer Circuit by Adopting Dynamic Threshold Control)

  • 이종호;박영준
    • 전자공학회논문지D
    • /
    • 제35D권6호
    • /
    • pp.28-36
    • /
    • 1998
  • 낮은 전압에서 고속으로 동작이 가능한 고속 비반전 SOI 버퍼 회로를 제안하였다. 제안된 버퍼 회로는 효율적으로 연결된 보조 MOS 트랜지스터를 경유하여 바디 전압이 동적으로 제어된다. 소자 시뮬레이션을 수행하여 바디가 보조 MOS 트랜지스터로 제어되는 MOS 소자의 전류 구동능력을 보이고 기존의 다른 방식과 비교하였다. SPICE를 이용한 회로 시뮬레이션을 통하여 제안된 버퍼 회로의 지연시간 특성을 조사하고 같은 사양을 가진 기존의 SOI CMOS 버퍼 회로와 비교하였다. 같은 면적을 기준으로 하여 제안된 버퍼회로는 기존의 버퍼 회로에 비해 1.2 V의 동작전압과 2 pF의 부하용량에 대하여 약 36% 지연 시간 단축을 보였다.

  • PDF

미세 조정 도파로를 사용한 4-채널 두 모드 간섭 다중화기 (4-Channel Two-mode Interference Multiplexer using Fine Tuning Waveguide)

  • 오인상;박준오;정영철
    • 한국광학회:학술대회논문집
    • /
    • 한국광학회 2002년도 하계학술발표회
    • /
    • pp.188-189
    • /
    • 2002
  • 기간망의 속도 증가와 더불어 가입자망치 고속화는 필수 불가결한 것으로 이를 위해 메트로 네트웍의 고속화에 대한 노력이 진행되고 있다. 메트로 네트웍 및 가입자망의 고속화를 위해서는 시스템의 저가화가 필요하다. CWDM(Coarse WDM)은 채널 간격이 10 - 25nm로 채널 간격이 넓기 때문에 복잡한 온도제어 없이 저가의 Uncooled DFB-LD 및 WDM 소자를 사용할 수 있어서, 메트로 네트웍의 대용량화를 보다 경제적으로 실현가능하기 때문에 CWDM 시스템이 유망한 것으로 받아들여지고 있다. (중략)

  • PDF

고속 순광학적 AND Logic Gate (Fast All-Optical AND Logic Gates)

  • 유연석;오세권;신정록;김동균
    • 한국광학회:학술대회논문집
    • /
    • 한국광학회 2001년도 제12회 정기총회 및 01년도 동계학술발표회
    • /
    • pp.148-149
    • /
    • 2001
  • 순광학적 스위치와 logic gate는 초고속 networks와 컴퓨터를 위한 차세대의 기술로 부각되고 있다. 현재 사용되고 있는 전자적인 switching, routing, 신호 처리들은 대용량 고속화에 그 한계를 나타내고 있다. 미래에 요구되는 초고속 광 네트워크의 계획은 광학 스위치와 광 변조장치가 필요하다는 것을 지적하고있다 최근에 전자나 광전자적으로 가능한 것 이상으로 미래에 요구되는 Tera bits/sec에 접근할 수 있는 고속 연산과 신호처리가 가능한 스위칭에 관한 연구가 활발이 진행되고 있다. (중략)

  • PDF

고집적 MCM을 이용한 ATM교환기의 Switching Module 구현 (The realization of the switching module for ATM system with high integrated MCM.)

  • 김승곤
    • 마이크로전자및패키징학회지
    • /
    • 제4권1호
    • /
    • pp.31-38
    • /
    • 1997
  • 대용량, 고속정보처리가 요구되는 B-ISDN용 스위칭 모듈은 90년초부터 MCM으로 제작후 사용되어 왔다. 특히 MCM은 Data 처리의 고속성 및 회로의 고집적이 요구되는 ATM, GPS 및 개인휴대 통신 분야에 광범위하게 개발 및 응용되고 있다. 따라서 본논문에 서는 고속, 고집적 ATM 교환기의 Switching Module을 제품의 Low Cost와 다충회로를 간 단하게 구현할수 있는"Diffusion patterning"(이하 DP)공정과 기보유중인 Thin Film 공정으 로 MCM을 구현하였다.CM을 구현하였다.

고속 통신용 CMOS 4.5 Gb/s 인터페이스 회로 구현 (Implementation of CMOS 4.5 Gb/s interface circuit for High Speed Communication)

  • 김태상;김정범
    • 전기전자학회논문지
    • /
    • 제10권2호통권19호
    • /
    • pp.128-133
    • /
    • 2006
  • 본 논문에서는 고속 통신용 인터페이스 회로를 RMVL(redundant multi-valued logic)을 이용하여 CMOS 회로로 설계하였다 설계한 1:4 디멀티플렉서 (demuitiplexer, serial-parallel convertor)는 직렬 데이터를 병렬 redundant 다치 데이터로 변환하는 부호화 회로와 redundant 다치 데이터를 병렬 이진 데이터로 변환하는 복호화 회로로 구성된다. 이 회로는 0.35um 표준 CMOS 공정을 이용하여 구현하였으며, 기존의 이진 논리회로보다 고속 동작을 한다. 이 회로는 3.3V의 공급전원에서 4.5Gb/s 이상의 동작속도와 53mW의 전력소모를 가지며, 동작속도는 0.35um 공정이 가지는 최대 주파수에 의해 제한된다. 설계한 회로가 높은 동작 주파수를 가지는 미세공정상에서 사용될 경우 100b/s 이상의 고속 통신용 인터페이스 구현이 가능하다.

  • PDF

고속 BLDC 전동기의 센서리스 제어 (Sensorless Control of High-Speed BLDC)

  • 조흥현;김원배
    • 한국전자통신학회논문지
    • /
    • 제15권3호
    • /
    • pp.503-512
    • /
    • 2020
  • 송풍기를 이용한 제품으로는 핸드드라이기, 자동세차기, 건조기, 청소기등이 있다. 이러한 전동기의 특징은 순간에 강한 바람이 나오도록 구조, 제어 알고리즘이 필요하다. 종래의 여자방식에 따른 전동기는 직권식, 분권식, 복권식, 영구자석식이 있다. 이러한 전동기는 고속 회전 시 기동전류가 크고 회전수가 불규칙한 단점이 있다. 이를 개선하고자 고속BLDC 전동기 제어에 관한 연구로 구동회로 설계, 센서리스 제어 알고리즘, 시뮬레이션, 실험 등을 통해 800W급 고속BLDC 모터 제어와 회로 설계하였고, 95% 이상 고효율을 제어기의 운전성능 평가 방법, 시제품 실험 및 검증을 연구하였다.