• 제목/요약/키워드: 고성능 프로세서

검색결과 235건 처리시간 0.033초

파워 효율이 높은 모바일 IoT 단말 개발을 위한 소프트웨어 공학 원칙 (Software Engineering Principles for the Development of Power-Efficient Mobile IoT Devices)

  • 이혜선;이강복;방효찬
    • 정보과학회 컴퓨팅의 실제 논문지
    • /
    • 제21권12호
    • /
    • pp.762-767
    • /
    • 2015
  • 다양한 사물이 유무선 네트워크를 통해 연결되어 정보를 수집, 처리, 교환/공유하는 사물인터넷(IoT) 환경에서 대표적인 역할을 하는 것이 스마트폰, 태블릿과 같은 모바일 IoT 단말이다. 이 단말은 고성능 어플리케이션 서비스를 제공하기 위해 파워 소비량이 많은 편이지만 전원을 상시 공급할 수 없기 때문에 효율적으로 파워를 관리하는 것이 중요하다. 모바일 IoT 단말의 파워 소비에는 어플리케이션 프로세서(AP), AP 내/외부 하드웨어 모듈, 운영체제, 모바일 IoT 플랫폼, 어플리케이션 등 다양한 요소가 복잡하게 얽혀 있다. 따라서 파워 효율이 높은 모바일 IoT 단말을 개발하기 위해서는 이 관계를 체계적으로 파악하고 이를 바탕으로 파워 관리를 할 수 있도록 하는 방법이 필요하다. 이를 해결하기 위해 본 논문에서는 파워 효율이 높은 모바일 IoT 단말 개발을 위한 소프트웨어 공학적 원칙을 소개한다. 제안하는 원칙은 스마트폰의 카메라 서비스 파워 관리 개발에 적용하여 검증하였다.

시스템 성능 및 버스 트래픽에 대한 트랜잭셔널 메모리의 충돌 관리 정책 영향 분석 (Analysis of the Influence of the Conflict Management Policy of the Transactional Memory on the System Performance and Bus Traffic)

  • 김영규;문병인
    • 한국통신학회논문지
    • /
    • 제37B권11호
    • /
    • pp.1041-1049
    • /
    • 2012
  • 공유메모리 멀티프로세서 시스템에서, lock을 사용하는 전통적인 동기화 방식의 문제점들을 극복하기 위하여 트랜잭셔널 메모리(transactional memory)가 제안되었고, 고성능 트랜잭셔널 메모리를 실용화하기 위한 다양한 구현 방법들이 계속해서 연구되고 있다. 하지만 이러한 연구들은 트랜잭셔널 메모리의 실용화 및 수행 속도 개선에 주력하고 있으며, 충돌 관리 정책(conflict management policy)에 따른 트랜잭셔널 메모리의 시스템 오버헤드를 분석하는 연구는 부족한 실정이다. 이에 본 논문은 트랜잭셔널 메모리의 한 종류인 하드웨어 트랜잭셔널 메모리를 충돌 관리 정책에 따라 네 가지로 분류하고, 모델링과 시뮬레이션을 통해 이 네 가지의 성능과 시스템 버스 트래픽을 비교 분석한다. 그리고 이러한 비교 분석 결과를 바탕으로 시스템 성능에 가장 크게 기여 할 수 있는 효율적인 충돌 관리 정책을 제시한다.

제온 파이 보조 프로세서를 이용한 3차원 주파수 영역 음향파 파동 전파 모델링 병렬화 (Parallelizing 3D Frequency-domain Acoustic Wave Propagation Modeling using a Xeon Phi Coprocessor)

  • 류동현;조상훈;하완수
    • 지구물리와물리탐사
    • /
    • 제20권3호
    • /
    • pp.129-136
    • /
    • 2017
  • 파형 역산 또는 역시간 구조 보정과 같은 3차원 탄성파 자료 처리를 위해서는 3차원 파동 전파 모델링과 그에 따른 대량의 수치 계산이 필요하다. 본 연구에서는 3차원 주파수 영역 파동 전파 모델링을 이용해 제온 파이 가속기와 서버용 고성능 CPU의 성능 및 정확성을 비교하였다. 시간 영역 유한 차분법 알고리즘에 제온 파이의 특징을 고려하여 OpenMP 병렬 프로그래밍을 적용하였다. 주파수 영역 파동장을 얻기 위해서는 시간 영역 모델링과 동시에 푸리에 변환을 수행하였다. 3차원 SEG/EAGE 암염돔 속도 모델을 사용하여 주파수 영역 파동장을 생성한 결과, 제온 파이를 이용해 정확한 주파수 영역 파동장을 CPU 대비 1.44배 빠르게 얻을 수 있었다.

전산유체역학 병렬해석을 위한 클러스터 네트웍 장치 성능분석 (Performance Analysis of Cluster Network Interfaces for Parallel Computing of Computational Fluid Dynamics)

  • 이보성;홍정우;이동호;이상산
    • 한국항공우주학회지
    • /
    • 제31권5호
    • /
    • pp.37-43
    • /
    • 2003
  • 전산유체역학분야에서의 효율적인 해석을 위해서 병렬처리기법이 널리 사용되고 있다. 병렬처리기법과 함께 최근에는 저가의 리눅스 클러스터 컴퓨터들이 기존의 슈퍼컴퓨터들을 대체하는 추세이다. 리눅스 클러스터 컴퓨터에서 수행되는 해석프로그램의 성능은 클러스터 시스템의 프로세서 성능 뿐 아니라 클러스터 시스템에서 사용되는 네트웍 장비의 성능에 크게 영향을 받는다. 본 연구에서는 미리넷2000, 기가비트 이더넷, 패스트 이더넷 등 네트웍 장비에 따라서 클러스터 시스템의 성능이 어떻게 달라지는지를 Netpipe, LINPACK, NAS NPB, 그리고 MIPNS2D Navier-Stokes 해석프로그램을 사용하여 비교하였다. 이러한 연구결과를 바탕으로 전산유체역학 분야에서 사용될 고성능 저비용 리눅스 클러스터 시스템을 구축하는 방법을 제시하고자 하였다.

Myrinet과 Fast-Ethernet PC Cluster에서 예조건화 Navier-Stokes코드의 병렬처리 (Parallel lProcessing of Pre-conditioned Navier-Stokes Code on the Myrinet and Fast-Ethernet PC Cluster)

  • 이기수;김명호;최정열;김귀순;김성룡;정인석
    • 한국항공우주학회지
    • /
    • 제30권6호
    • /
    • pp.21-30
    • /
    • 2002
  • 본 연구에서는 영역분할기법에 의하여 예조건화 Navier-Stokes 방정식을 병렬화 하였으며, 병렬화 된 코드의 정확도는 순차 코드의 결과 및 실험 데이터와의 비교를 통하여 확인하였다. 코드의 병렬효율은 Myrinet을 기반의 PC 클러스터와 Fast-Ethernet PC 클러스터에서 살펴보았다. 주된 성능 지표로는 프로세서 수와 네트웍 통신 구성에 따른 속도 향상 비를 살펴보았다. 이 시험에서 Myrinet 환경의 PC 클러스터는 기대한 바와 같이 Fast-Ethernet에 비하여 우수한 성능을 보여 주었다. 문제의 크기에 대한 의존도 시험에서 네트웍 통신 속도는 병렬처리 성능에 중요한 요소이며, Myrinet 기반의 PC 클러스터가 고성능 병렬처리 시스템의 한 가지 대안임을 보여 주었다.

Programmable DSP 코어를 사용한 고성능 디지털 보청기 프로세서 (A High-performance Digital Hearing Aid Processor Based on a Programmable DSP Core)

  • 박영철;김동욱;김인영;김원기
    • 대한의용생체공학회:의공학회지
    • /
    • 제18권4호
    • /
    • pp.467-476
    • /
    • 1997
  • 본 논문에서는 DSP코어를 채용한 디지털 보청기 칩을 설계 제작하였다. 디지털 보청기 칩은 크기와 소비전력면에서 크게 제한을 받는다. 이와함께 다양한 형태와 범위의 청각 손실에 대해 보상을 할 수 있어야 하기 때문에 알고리즘 개발을 위해 구조적인 유연성을 필요로 한다는 점도 칩 설계에 있어 또다른 제약이 된다. 본 연구에서는 16비트 고정 소수점 연산을 하는 크로그래머블 DSP 코어를 사용하여 보청기 칩을 설계하였다. 제작된 보청기 칩은 난청자의 청각 측정치를 바탕으로 8개의 주파수 대역에 걸쳐 비선형적으로 라우드니스를 보상해 준다. 필터 뱅크를 사용하는 대신에 본 연구에서에서는 단일 필터를 주파수 샘플링 방법으로 설계함으로써 주파수 왜곡을 최소화 하였다. 또한 프로그램 가능한 DSP 코어를 사용하였기 때문에 알고리즘 개발을 위한 시스템으로도 활용이 가능할 뿐만 아니라 $5,500\times5000$$\mu$$m^2$의 크기와 저전력 동작특성을 갖고 있어서 소형 보청기 제작에 적합하다.

  • PDF

컬러와 혈관징후패턴 코드 생성에 의한 공막진단시스템 구현 (Scleral Diagnostic System Implementation with Color and Blood Vessel Sign Pattern Code Generations)

  • 류광렬
    • 한국정보통신학회논문지
    • /
    • 제18권12호
    • /
    • pp.3029-3034
    • /
    • 2014
  • 이 논문은 사람 눈의 공막컬러코드와 공막혈관징후패턴코드 생성에 의한 공막진단시스템 구현에 관한 연구이다. 시스템은 고성능 DSP 영상처리 프로세서를 기반으로 PGC 프로그램어불 게인제어 선처리 및 RISC SD프레임저장 메모리 등으로 구성된다. PGC는 RGB신호를 최적화하고 그래리 영상에서 에지가 검출된다. 판별 및 매칭 처리알고리듬은 공막컬러코드화 및 혈관징후패턴코드 생성을 실행된다. 공막컬러코드는 메모리 맵의 위치에서 YCbCr값을 구하고 허용오차 범위를 적용하여 생성된다. 혈관징후패턴코드는 24시간등분과 13환형등분 구역에 의해 디지털화 되고 중첩매칭과 허용오차 적용에 의해 코드화된다. 실험결과 성능에서 시스템은 40ms로 동작하고 진단오차는 컬러판별이 평균 약20%, 혈관징후패턴 매칭이 약 24%이다. 이 시스템 및 기술은 세분화와 환자데이터베이스화 하면 공막진단 의용시스템으로 사용 할 수 있다.

고성능 프로세서를 위한 분기 명령어의 동적 History 길이 조절 기법 (Dynamic Per-Branch History Length Fitting for High-Performance Processor)

  • 곽종욱;장성태;전주식
    • 전자공학회논문지CI
    • /
    • 제44권2호
    • /
    • pp.1-10
    • /
    • 2007
  • 분기 명령어에 대한 분기 예측 정확도는 시스템 전체의 성능 향상에 중대한 영향을 미친다. 본 논문에서는 분기 예측의 정확도를 높이기 위한 방법의 하나로, 각 분기 명령어 별로 사용되는 History 길이를 동적으로 조절할 수 있는 "각 분기별 동적 History 길이 조절 기법"을 소개한다. 제안된 기법은, 분기 예측에 있어서 관련된 레지스터들 사이의 데이터 종속성을 추적하여, 최종적으로 관련이 있는 레지스터를 포함하도록 유도하는 분기를 파악한 후, 관련 분기의 History만을 사용하게 해 주는 방식이다. 이를 위해 본 논문에서는, 데이터 종속성을 추적할 수 있는 알고리즘과 관련 하드웨어 모듈을 소개하였다. 실험 결과 제안된 기법은, 기존의 고정 길이 History를 사용하는 방식에 비하여 최대 5.96% 분기 예측 정확도의 향상을 가져 왔으며, 프로파일링을 통해 확인된 각 응용 프로그램 별 Optimal History 길이와 비교해서도 성능 향상을 보였다.

하드웨어와 소프트웨어의 역할 분담을 통해 칩 면적을 크게 줄인 Image Signal Processor의 설계 (Design of Image Signal Processor greatly reduced chip area by role sharing of hardware and software)

  • 박정환;박종식;이성수
    • 한국정보통신학회논문지
    • /
    • 제14권8호
    • /
    • pp.1737-1744
    • /
    • 2010
  • 이미지 센서에서 획득된 영상에는 화질 개선을 위해 다양한 이미지 처리 과정이 필요하다. 이러한 이미지를 처리해 주는 역할을 하는 것을 ISP(Image Signal Processor)라고 한다. 기존의 비전 카메라는 상용 ISP 칩을 사용하는 대신에 자체적으로 ISP 기능을 소프트웨어로 구현하여 PC등에서 수행하는 방식을 택해왔다. 그러나 이러한 방식은 ISP 기능을 수행하는데 많은 연산을 필요로 함에 따라 고성능 PC를 필요로 하는 문제가 있다. 본 논문에서는 하드웨어와 소프트웨어의 효율적인 분담을 통해 칩 면적을 크게 줄인 ISP를 제안한다. 연산을 빠르게 처리하기 위하여 연산이 많은 블록은 하드웨어로 설계하였고, 하드웨어의 면적을 고려하여 하드웨어와 소프트웨어를 동시에 이용하도록 설계하였다. 구현된 ISP는 VGA(640*480)급의 영상을 처리할 수 있으며 0.35um 공정에서 91450 게이트의 크기를 가진다.

세트 연관 캐쉬를 사용한 2단계 적응적 분기 예측 (2-Level Adaptive Branch Prediction Based on Set-Associative Cache)

  • 심원
    • 정보처리학회논문지A
    • /
    • 제9A권4호
    • /
    • pp.497-502
    • /
    • 2002
  • 조건부 분기 명령어는 분기 벌칙을 야기함으로써 명령어 수준의 병렬도 향상에 제약을 가한다. 고성능 슈퍼스칼라 프로세서의 등장으로 인해, 정확한 분기 예측의 중요성은 더욱 높아지고, 이를 위해 동적 분기 예측의 일종인 2단계 적응적 분기 예측(2-level adaptive branch prediction) 방식이 개발되었다. 그러나 2단계 적응적 분기 예측이 상당히 높은 예측 정확도를 보여주고 있음에도 불구하고, 정확도에 따른 비용이 기하급수적으로 증가하는 등의 문제점을 가지고 있다. 본 논문에서는 2단계 적응적 분기 예측의 이러한 문제점을 개선하기 위하여 세트 연관 캐쉬를 이용한 캐쉬 상관 분기 예측기(cached correlated branch predictor)를 제안하고, 기존의 방식에 비해 예측의 정확도는 증가하고, 비용은 줄어든 것을 시뮬레이션을 통하여 확인한다. 세트 연관 예측기의 경우 전역과 지역 방식의 가장 좋은 예측 실패율은 각각 5.99%, 6.28%이며, 이는 종래의 2단계 적응적 분기 예측 방식에서의 가장 좋은 결과인 9.23%, 7.35%에 비해 각각 54%, 17% 향상된 결과이다.