• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2009년도 춘계학술발표대회
• /
• pp.1009-1012
• /
• 2009

본 논문은 조립 개념을 탑재한 계층적 컴포넌트를 소개하며 이를 교육용 논리회로 시뮬레이터에 적용하여, 그 장점을 평가하고자 한다. 본 논문에서 제시하는 방법에 의한 컴포넌트의 설계과정은 계층 구조적이므로 설계 변경과 유지보수가 편리하고 컴포넌트의 재사용성을 상승시킨다. 이를 교육용 논리회로 시뮬레이터에 적용하면 다음과 같은 장점이 있다. 첫째, 불필요한 부분을 캡슐화하기 때문에 복잡성을 줄인다. 둘째, 그 캡슐화된 부분의 내부 회로도와 동작 상태를 확인할 수 있기 때문에 수준별 자율(자기 주도적) 학습에 효과적이다. 셋째, 병렬 개발이 가능해서 조별 협동 학습 수행이 가능하다.

• 한국강구조학회 논문집
• /
• 제12권1호통권44호
• /
• pp.93-102
• /
• 2000

본 연구는 부구조화에 기초한 계층적 접근방법을 이용하여 프레임구조에 대한 설계민감도해석과 최적화를 수행한다. 이 방법의 개념적 틀은 유형의 구조계와 무형의 설계과정을 계층적으로 모델링하고 부구조화해석과 다단계최적화를 결합하는데 있다. 여기서 해석과 총합을 위한 수학적 모델은 공통의 부구조화체계와 기반위에서 설정된다. 이러한 수학적 구조적 기반위에서 모듈화된 거동해석과 민감도해석 및 최적화과정이 서로 연계되고 통합된다. 여기서 설계민감도정보는 상태공간방법으로 계산되고, 시스템단계의 활성조건과 중량비 규준을 통해 부구조들의 조율이 이루어진다. 대형프레임구조에 대한 수치 예제들을 통해 본 연구의 타당성 및 효율성과 유용성을 검증한다.

• 한국경영과학회:학술대회논문집
• /
• 대한산업공학회/한국경영과학회 1993년도 춘계공동학술대회 발표논문 및 초록집; 계명대학교, 대구; 30 Apr.-1 May 1993
• /
• pp.353-353
• /
• 1993

• 대한전자공학회논문지SD
• /
• 제44권1호
• /
• pp.76-83
• /
• 2007

본 논문에서는 한 개의 전하공유 커패시터와 계층적 비트라인을 이용한 저전력 롬을 제안하였다. (single charge-sharing capacitor ROM: SCSC-ROM) 제안된 SCSC-ROM은 전하공유 커패시터와 계층적 비트라인으로 비트라인의 전력소모를 크게 줄였다. 한 개의 전하공유 커패시터를 이용한 전하공유 기법으로 비트라인의 swing 전압을 크게 낮춤으로써 비트라인에서의 전력소모를 줄였다. 이때, 전하공유 커패시터를 dummy 비트라인으로 구현하여 노이즈에 강할 뿐만 아니라 설계를 쉽게 하였다. 계층적 비트라인 기법으로 비트라인의 커패시턴스를 줄임으로써 전력소모를 더욱 줄였다. 또한, 계층적 워드라인 디코더를 제안하여 컨트롤과 프리디코더에서 소모되는 전력을 줄일 수 있었다. 시뮬레이션 결과에서 $4K{\times}32$비트의 SCSC-ROM의 소모전력은 기존의 롬의 37%로 줄었다. 칩은 $0.25{\mu}m$ CMOS 공정으로 제작되었고, 2.5V의 240MHz 동작에서 8.2mW를 소모하였다.

• 대한전자공학회논문지TE
• /
• 제37권3호
• /
• pp.6-15
• /
• 2000

본 논문에서는 고속 4-2 compressor와 6-2 compressor 를 사용한 계층적인 구조를 갖는 병렬 곱셈기를 제안한다. 병렬곱셈기는 일반적으로 CSA 덧셈기를 사용한 부분곱 덧셈 트리 블록의 처리속도에 영향을 받는다. 따라서, 본 논문에서는 일반적인 CSA 덧셈기 회로보다 전달 지연시간을 감소시킨 고속 4-2 compressor와 6-2 compressor 회로를 제안한다. 또한, 제안하는 compressor를 사용하여 16×16 병렬곱셈기의 처리속도를 향상시키며 규칙적인 레이아웃을 할 수 있는 계층적 곱셈기 구조를 제안한다. 제안하는 4-2 compressor 회로를 SPICE 시뮬레이션 한 결과 기존의 4-2 compressor 회로에 비하여 전달지연 시간을 14% 감소시킬 수 있었다. 한편 제안하는 4-2 compressor와 6-2 compressor를 사용하여 16×16 비트 병렬곱셈기를 설계한 결과 일반 병렬곱셈기에 비하여 총 전달지연시간이 12% 이상 감소되었다

• 한국통신학회논문지
• /
• 제35권12B호
• /
• pp.1758-1765
• /
• 2010

본 논문은 임베디드 코어의 설계 계층을 이용한 아키텍처 탐색 방법론을 제안한다. 제안된 방법은 다양한 설계 검증과 계층적인 설계 수준에 따른 성능 측정을 고려한 체계적인 아키텍처 탐색을 수행한다. 성능 측정 도구는 설계 모듈에 관련 있는 성능 데이터를 가진 프로파일을 생성한다. 프로파일 생성기는 설계 모듈과 성능 매개변수에 대한 연관 규칙을 얻기 위해 데이터마이닝을 수행한다. 프로파일 생성기의 추론 엔진은 다음 탐색 과정의 설계 성능을 향상시키는 새로운 연관 규칙을 얻는다. 제안된 아키텍처 탐색 방법론의 효율성을 확인하기 위해 JPEG 인코더, Chen-DCT, FFT의 어플리케이션에 대한 아키텍처 탐색을 수행하였다. 제안된 방법을 이용하여 설계된 임베디드 코어는 MIPS R3000의 초기 임베디드 코어에 비해 평균 60.8%의 수행 사이클 감소를 보인다.

• 융합보안논문지
• /
• 제4권2호
• /
• pp.43-51
• /
• 2004

운영체제 및 응용프로그램들은 프로그램 개발 과정의 특성상 보안 취약성을 가지고 있다. 최근 이러한 취약성을 악용하는 침해사례가 증가하고 있으며, 그 피해의 파급효과가 더욱 커지고 있다. 패치의 분배 및 설치는 취약성을 이용하는 침해사고를 예방하기 위한 가장 중요한 요소 중의 하나이다. 특정 기관이나 조직은 다양한 운영체제 및 응용프로그램을 사용하기 때문에 관리자가 매번 신속하게 모든 시스템들에 대하여 패치를 설치하기는 어려움이 있다. 본 논문에서는 중앙의 관리자가 패치관리서버를 이용하여 Windows, Linux, Solaris 클라이언트 시스템들에 대하여 안전하게 패치를 자동분배하고 설치하는 패치관리시스템을 설계 및 구현하였다 또한, 대규모 네트워크를 지원하기 위하여 확장성을 고려한 계층적인 패치 분배 구조로 설계 및 구현하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2020년도 춘계학술발표대회
• /
• pp.368-371
• /
• 2020

반도체 제조시설의 효율성을 위해 대부분의 현장에서는 물류 자동화 시스템 (AMHS, Automated Material Handling System)을 도입하여 운영하고 있다. OHT(Overhead Hoist Transfer)는 반도체 공정에서 주로 활용되는 Monorail 컨베이어 형태의 자동 반송 시스템의 일종으로 작업물을 들고 제조라인 위에 설치된 레일을 따라 자율적으로 이동하는 방식으로 운영된다. 도체 물류 시스템의 계층적인 구조적 특징과 고가의 재료를 다루고, 외부유출이 어려운 실제 공정 현장, 실험 환경의 시간, 공간적 구축 등의 현실적 특징 때문에 반도체 제조 공정의 자동화 물류시스템에 대한 모델링 및 시뮬레이션을 통한 연구의 필요성이 대두되고 있다. 본 논문에서는 OHT를 효율적으로 제어하기 위해 DEVS(Discrete Event System Specifications) 형식론을 기반으로 OHT 시스템 모델링 및 시뮬레이션 설계 방법을 제안한다. 이를 위해 반도체 제조 시스템의 전반적인 물류 과정에 대해 분석하고, DEVS 형식론에 대해 연구하며, 이를 바탕으로 반도체 물류 시스템을 위한 모델링 및 시뮬레이션을 설계하였으면, 실험을 통해 제안된 모델리 반도체 물류 시스템 시뮬레이션을 수행할 수 있음을 보인다.

• 한국원자력학회:학술대회논문집
• /
• 한국원자력학회 1996년도 춘계학술발표회논문집(4)
• /
• pp.549-554
• /
• 1996

원전의 안전성을 보다 확보하기 위해서는 혁신적인 안전개념 도입과 체계적인 안전성 평가 및 성능검증의 강화가 수반되어야 한다. 본 논문에서는 신형 원전에 적용될 안전규제기술요건의 체계와 세부사항으로서 인간공학설계에 관련된 일반안전요건, 상세기술요건, 규제지침에 포함될 주요 내용의 기본사항을 제안하였고, 인간공학설계와 관련된 규제요건의 계층적 구조 방안을 정량화하고 가시화하기 위한 연구·개발될 내용과 방향을 제시하였다. 또한 제시된 요건에 관한 주요 기본사항들은 구체화하기 위한 다각적인 검증평가 과정과 추가 연구가 수행될 예정이다.

• 디지털콘텐츠학회 논문지
• /
• 제14권2호
• /
• pp.143-149
• /
• 2013

최근에는 사용자들이 좀 더 정교하고 복잡한 게임 인공지능을 기대하기 때문에, 많은 연구자나 개발자들은 인공지능 LOD 기법에 더 많은 관심을 갖게 되었다. 하지만, 전통적인 기하 LOD와는 달리, 기존의 인공지능 LOD 기법은 제한된 범위밖에 활용되지 못한다. 이에 본 논문에서는 게임 객체를 제어하기 위한 수단으로 계층적 상태 기계와 Lua 스크립트 언어를 사용하는 인공지능 LOD 기법을 제안하고 있다. 제안된 접근 방식을 이용하면, LOD를 위한 다단계의 인공지능 모델을 쉽게 도출할 수 있으며 상태기계를 직접 하드 코딩하지 않고 다양한 객체를 설계할 수 있다. 더불어, 제안된 기법의 효용성을 보여주기 위해, 프로토타입 엔진을 이용하여 수행한 성능 시험 결과도 보여 주고 있다.