• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.739-742
• /
• 2003

본 연구에서는 정전계 에너지를 이용하여 IPS-LCD의 화소와 각 전극간 정전용량을 엄정한 방법으로 계산하였다. 정전계 에너지는 전극의 유한한 크기로 인해 발생하는 측면 전장효과를 고려한 3차원 방향자와 전위분포를 시뮬레이션 함으로써 얻을 수 있었다. 수치해석 방법으로는 유한차분법을 사용하였다. 그 결과 IPS-LCD의 화소 정전용량과 게이트-공통전극간 정전용량은 구조적 특성으로 인해 기존의 TN-LCD와 비교하여 1/16배 가량으로 훨씬 더 작은 값을 나타냄이 확인되었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 추계종합학술대회 B
• /
• pp.608-611
• /
• 2008

정보화 사회가 진행되어감에 따라 카메라 센서, 디지털 카메라, 휴대폰, 영상 관련디지털 기기들이 증가하고 이로 인하여 영상정보 서비스 기술의 중요성이 크게 부각되었다. 특히 멀티미디어 응용서비스 기술에서는 영상 정보가 필수적인데, 그 영상 정보의 양이 너무 방대하여 압축 부호화를 하여 사용되고 있다. 본 논문에서는 정지영상압축 방법 중 JPEG표준에서 제시한 4가지 동작 모드 중 베이스라인을 기반으로 하는 JPEG 알고리즘을 연구하여 Motion JPEG에서 동작 가능한 디코더를 C언어를 통해 시뮬레이션하고 최적화된 결과를 VHDL로 구현하였다. Motion JPEG의 무선전송 환경에 적용 가능한 불규칙한 스트리밍 방식의 입력데이터의 처리가 가능한 파이프라인 구조로 설계하였다. 설계결과 Xilinx XC3S1000 FG676-4 환경에서 66.130MHz의 동작속도를 나타내었고 최초 223클록의 딜레이 이후 매 클록마다 화소데이터를 얻을 수 있었다 Motion JPEG 디코더를 설계하는데 사용된 게이트는 총 54,143개이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2007년도 추계종합학술대회
• /
• pp.781-784
• /
• 2007

정보화 사회가 진행되어감에 따라 카메라 센서, 디지털 카메라, 휴대폰, 영상 관련디지털 기기들이 증가하고 이로 인하여 영상정보 서비스 기술의 중요성이 크게 부각되었다. 특히 멀티미디어 응용서비스 기술에서는 영상 정보가 필수적인데, 그 영상 정보의 양이 너무 방대하여 압축 부호화를 하여 사용되고 있다. 본 논문에서는 정지영상압축 방법 중 JPEG표준에서 제시한 4가지 동작 모드 중 베이스라인을 기반으로 하는 JPEG압축 알고리즘을 연구하여 허프만 인코더의 메모리 사이즈를 줄인 엔트로피 인코더를 C언어를 통해 시뮬레이션하고 최적화된 결과를 VHDL로 구현하여 향후 디코더나 Motion JPEG연구에 응용 가능하도록 연구 및 분석, 평가 하였다. 설계결과 11-bit 한 입력 데이터가 처리되는데 5-clock이 소요 되었고 Xilinx xc3s1000 환경에서 21,962개의 게이트 수와 74.212MHz의 동작 속도를 나타내었다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제16권6호
• /
• pp.683-687
• /
• 2010

본 논문은 광역 무선 메쉬 네트워크에서 1홉 이웃 노드들의 정보만을 이용하는 애니캐스트 라우팅 기법을 제안한다. 제안 프로토콜은 물리계 장 이론에 기반하여 설계되었으며 일정량의 제어 패킷만으로 메쉬 게이트웨이의 부하를 분산한다. 분산 알고리즘 구현을 위하여 유한 차분법을 응용한다. 그리고 시뮬레이션을 통해 제안 프로토콜의 특성을 검증한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2006년도 한국컴퓨터종합학술대회 논문집 Vol.33 No.1 (A)
• /
• pp.316-318
• /
• 2006

루프버퍼는 루프의 부하를 줄이기 위해 일반적으로 사용되고 있는 구조이다. 본 논문은 EISC 내장형 프로세서의 에너지 소모를 줄이기 위하여 변형된 루프버퍼를 제안한다. 제안하는 루프버퍼는 EISC 프로세서가 갖는 특수 명령어의 수행 횟수를 감소시켜, 주요 에너지 소모원인 메모리 접근을 추가로 감소시킨다. 시뮬레이션 결과, 제안하는 루프버퍼는 설계한 프로세서의 수행시간을 $5%{\sim}13.6%$ 감소시키며, 메모리 접근횟수를 $14.9{\sim}37.8%$ 감소시키는 것을 관찰하였다. 변형된 루프버퍼는 $0.18{\mu}m$, 1.8V 공정 표준 셀 라이브러리를 사용하여 악 2792 개의 등가 게이트에 해당하는 면적에서 구현할 수 있다.

• 한국통신학회논문지
• /
• 제25권12A호
• /
• pp.1904-1911
• /
• 2000

IDDQ 테스팅은 CMOS에서 발생 빈도가 가장 높은 합선고장을 효과적으로 검출할 수 있는 기법이다. 본 논문에서는 테스트 대상 회로의 게이트간에 발생 가능한 모든 단락을 고려하여, 이러한 결함을 효과적으로 검출하기 위한 테스트 패턴 생성기와 고장 시뮬레이터를 구현하였다. 구현된 테스트 패턴 생성기와 고장 시뮬레이터는 O(n2)의 복잡도를 가지는 합선고장을 효과적으로 표현하기 위한 기법과 제안된 테스트 패턴 생성 알고리즘 및 고장 collapsing 알고리즘을 이용하여 빠른 고장 시뮬레이션 수행시간과 높은 고장 검출률을 유지하면서 적은 수의 테스트 패턴의 생성이 가능하다. ISCAS 벤치마크 회로에 대한 실험을 통하여 기존의 다른 방식보다 성능이 우수함을 보여주었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 제37회 하계학술대회 논문집 B
• /
• pp.1219-1220
• /
• 2006

본 연구의 목적은 Pspice를 이용하여 SI Thyristor의 구조적인 특징과 스위칭 동작을 설명하면서도 비교적 간략화된 등가 모델을 개발하는 것에 있다. 이러한 목표로 등가모델은 SI Thyristor의 구조적 형태에 기반을 두어 BJT 소자를 이용한다. 또 게이트 구조와 스위칭 매커니즘을 고려한 MOSFET, Steady state Turn on 상태에서 dominant 모델인 PIN Diode로 구성되어 있다. 개발된 등가모델을 스너버회로와 함께 스위칭 과도응답을 시뮬레이션하였으며 그 결과는 실제 실험결과와 비교하여 검증하였다. 비교적 간단하게 고안된 회로를 통해 Turn On/Off 동작에서 스위칭 특성을 예측할 수 있으므로 펄스파워용 스위치로서 SI Thyristor의 시동특성을 해석하는 데 본 등가모델을 활용할 수 있을 것으로 전망한다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2013년도 전력전자학술대회 논문집
• /
• pp.112-113
• /
• 2013

본 논문에서는 부트스트랩 게이트 드라이브 회로가 적용된 3-레벨 NPC 인버터의 전동기 저속 운전에 적용하기 위한 PWM 스위칭 전략을 제안한다. 3-레벨 NPC 인버터를 이용하여 전동기를 제어할 경우, 일반적으로 구현의 편리성 때문에 CBPWM이 주로 사용된다. CBPWM 중 Unipolar 방법이 주로 사용되지만 부트스트랩 회로를 적용한 3-레벨 NPC 인버터의 전동기 저속 운전 시 부트스트랩 캐패시터 방전에 의한 전압 감소 크기가 증가한다. 캐패시터 전압이 정상적인 인버터 동작을 위한 한계 전압 이하로 감소하면 정상적인 제어는 불가능하다. 따라서 본 논문에서는 부트스트랩 회로가 적용된 3-레벨 NPC 인버터의 전동기 저속 운전에 적용하기 위한 PWM 스위칭 전략에 대해 제안 하였으며 시뮬레이션을 통하여 그 타당성을 증명하였다.

• 한국통신학회논문지
• /
• 제35권11C호
• /
• pp.877-884
• /
• 2010

본 논문에서는 차량 네트워크에서 다중 무선 네트워크 인터페이스를 이용한 고속 IP 이동성 관리 방법을 제시한다. 구체적으로, IETF HMIPv6의 MAP과 차량 네트워크의 이용 게이트웨이 간에 동적으로 다중 터널링을 생성하여 핸드오버 시 패킷 손실 및 지연시간을 최소화 하였다. 제안된 방법의 우수성을 증명하기 위해 수학적인 분석을 수행하였고, 기존의 이동성 관리 방법과의 성능 비교를 위해 NS-2 시뮬레이션을 수행하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 제37회 하계학술대회 논문집 C
• /
• pp.1679-1680
• /
• 2006

본 연구의 목적은 Pspice를 이용하여 SI Thyristor의 구조적인 특징과 스위칭 동작을 설명하면서도 비교적 간략화된 등가 모델을 개발하는 것에 있다. 이러한 목표로 등가모델은 SI Thyristor의 구조적 형태에 기반을 두어 BJT 소자를 이용한다. 또 게이트 구조와 스위칭 매커니즘을 고려한 MOSFET, Steady state Turn on 상태에서 dominant 모델인 PIN Diode로 구성되어 있다. 개발된 등가모델을 스너버회로와 함께 스위칭 과도응답을 시뮬레이션하였으며 그 결과는 실제 실험결과와 비교하여 검증하였다. 비교적 간단하게 고안된 회로를 통해 Turn On/off 동작에서 스위칭 특성을 예측할 수 있으므로 펄스파워용 스위치로서 SI Thyristor의 시동특성을 해석하는 데 본 등가모델을 활용할 수 있을 것으로 전망한다.