

# 열전도층이 Ga<sub>2</sub>O<sub>3</sub> Schottky Barrier Diodes에 미치는 방열 영향 분석

김예진, 이건희, 김민영, 박세림, 정승환, 구상모 

광운대학교 전자재료공학과

## Thermal Management Impact of Heat Conductive Layers on Ga<sub>2</sub>O<sub>3</sub> Schottky Barrier Diodes

Ye-Jin Kim, Geon-Hee Lee, Min-Yeong Kim, Se-Rim Park, Seung-Hwan Chung, and Sang-Mo Koo

Department of Electric Materials Engineering, Kwangwoon University, Seoul 01897, Korea

(Received July 8, 2024; Revised August 6, 2024; Accepted August 28, 2024)

**Abstract:** Gallium oxide (Ga<sub>2</sub>O<sub>3</sub>) is emerging as a next-generation power semiconductor material due to its excellent electrical properties, including an ultra-wide bandgap of approximately 4.8 eV and a breakdown electric field of about 7 MV/cm. However, its low thermal conductivity of around 0.13 W/cmK presents significant challenges to the performance and reliability of Ga<sub>2</sub>O<sub>3</sub>-based devices. In this study, we employed the Silvaco TCAD simulator to analyze the thermal and electrical characteristics of Ga<sub>2</sub>O<sub>3</sub> Schottky barrier diodes (SBDs) with heat sinks of varying thermal conductivities. The results demonstrate that heat sinks with higher thermal conductivity effectively mitigate the temperature rise in the device, leading to an increase in current density. The limitation in heat dissipation due to parasitic on-state resistance not only affects device performance but also impacts long-term reliability. Therefore, this study contributes to the development of effective thermal management strategies for Ga<sub>2</sub>O<sub>3</sub>-based power semiconductors.

**Keywords:** Ga<sub>2</sub>O<sub>3</sub>, Schottky barrier diodes, Heat-sink, TCAD

### 1. 서론

Silicon (Si)은 반도체 시장에서 가장 널리 사용되어 온 반도체 재료로, 지속적인 연구와 개발을 통해 성능을 크게 향상시켜 왔다. 하지만 반도체 재료 특성에서 기대되는 소자의 성능은 이미 한계점에 도달했다고 할 수 있으며, 특정 분야에서는 Si보다 나은 특성을 가진 재료에 대한 연구와 개발이 필요하다. 특히 전력반도체는 고전압, 대전류 환경

에서 사용되며 높은 효율과 전력 밀도, 높은 항복 전압이 요구된다. 따라서 기존에 사용되고 있는 Si보다 밴드갭이 큰 넓은 에너지 밴드갭 물질인 silicon carbide (SiC, ~3.3 eV), gallium nitride (GaN, ~3.4 eV) 등이 유망하며 일부 분야에서는 이미 상용화되어 사용되고 있다 [1,2].

최근 초광대역 에너지 밴드갭 물질이 크게 주목받고 있는데 이는 SiC, GaN보다 넓은 에너지 밴드갭을 가진 재료로 aluminum gallium nitride (AlGaN), diamond, gallium oxide (Ga<sub>2</sub>O<sub>3</sub>) 등이 있다. 이 중 Ga<sub>2</sub>O<sub>3</sub>는 ~4.8 eV라는 큰 에너지 밴드갭과 7 MV/cm 이상의 항복 전계를 가져 SiC, GaN보다 우수한 특성을 가진다. 또한 웨이퍼 대량 생산이 어려운 SiC에 비해 대량 웨이퍼 생산이 용이하다는 장점이 있다 [3].

✉ Sang-Mo Koo; [smkoo@kw.ac.kr](mailto:smkoo@kw.ac.kr)

Copyright ©2024 KIEEME. All rights reserved.  
This is an Open-Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License (<http://creativecommons.org/licenses/by-nc/3.0>) which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.

Ga<sub>2</sub>O<sub>3</sub> 전력 소자는 전력 흐름을 조절하는 반도체 스위치로 많이 사용되며 이를 비롯한 다양한 전력 소자에 응용되기 위해서는 (1) 적절한 항복 전압, (2) 패키징 및 열 관리, (3) 신뢰성 3가지 조건을 충족해야 한다 [4]. 본 연구에서는 특히 Ga<sub>2</sub>O<sub>3</sub>의 낮은 열전도도 개선을 위해 열 관리에 집중하고자 한다.


Ga<sub>2</sub>O<sub>3</sub>는 열전도도가 0.13 W/cmK로 Si (1.5 W/cmK), SiC (2.7 W/cmK)보다 매우 낮다는 단점이 있다 [5,6]. 열전도도는 고전력 소자의 성능에 큰 영향을 미치는데 이는 온상태 기생 저항으로 인해 생성된 열의 방출을 제한하기 때문이다. 이는 소자의 성능을 저해할 뿐만 아니라 장기적으로 소자의 신뢰성에도 영향을 준다 [7]. 따라서 소자 제작에 있어 열 관리는 필수이며 특히 고전압, 대전류 환경에서 주로 사용되는 전력반도체 분야에서는 더욱 중요하다. 이를 방지하기 위한 열 관리 방법으로는 방열판 패키징, 플립 칩 본딩, 열전도도가 높은 기판을 사용할 수 있다 [8].

방열판 패키징에서는 열전도도의 열전도도, 밀도, 열팽창 계수와 같은 특성이 고려되어야 한다 [9]. 따라서 본 연구에서는 Silvaco 시뮬레이터를 활용하여 수평형 Ga<sub>2</sub>O<sub>3</sub> SBDs의 열 관리를 위해 다양한 열전도도를 가지는 방열 물질을 적용하였다. 열전도도가 소자에 미치는 영향을 분석하기 위해 열전도도가 0.014~2.2 W/cmK의 범위를 가지는 물질을 선정하였다. 방열 물질에 따른 소자의 온도 상

승과 전류밀도 감소를 비교하였다. 이를 통해 Ga<sub>2</sub>O<sub>3</sub> SBDs의 열적 성능을 향상시키기 위한 최적의 열 관리 방법을 제안하고자 한다.

## 2. 실험 방법

그림 1은 Silvaco의 atlas를 이용하여 설계한 수평형 SBDs와 상단에 적용된 방열 물질의 구조를 보여준다. 본 구조는 Ga<sub>2</sub>O<sub>3</sub> 수직형 소자 패키징 과정에서 양방향에 방열판을 적용한 Xiao et al.와 달리 수평형 소자로 설계하여 Ga<sub>2</sub>O<sub>3</sub> 에피 영역의 열을 효과적으로 제어하고자 한다 [10]. Ga<sub>2</sub>O<sub>3</sub> SBD의 구조는 에피가 5 μm, 기판이 10 μm의 두께를 가지며, 양극은 쇼트키 접촉을 위해 니켈이 0.5 μm의 두께로 증착된 형태이다. 음극은 오믹 접촉을 위해 티타늄이 사용되었다. 방열 물질은 수평 구조에서 SBD의 양극과 음극을 제외한 에피 상단 영역을 모두 덮는 구조이며 방열 물질 두께는 최소 1.5 μm에서 최대 7 μm로 설정했다. 방열 물질은 SiO<sub>2</sub>, SiN, Al<sub>2</sub>O<sub>3</sub>, AlN를 사용했다. Ga<sub>2</sub>O<sub>3</sub> 및 방열 물질 특성은 표 1을 참조하였다. 식 (1)을 통해 소자 내 열의 흐름을 고려하는 LAT.TEMP 모델을 사용하였다. 인가된 전압에 따른 소자의 온도와 위치에 따른 온도차이를 분석하고 그에 따른 전류밀도 감소를 분석하였다.



**Fig. 1.** Structure of thermal management simulation in Ga<sub>2</sub>O<sub>3</sub> SBDs: (a) device A, (b) device B, (c) device C, and (d) device D applied SiO<sub>2</sub>, SiN, Al<sub>2</sub>O<sub>3</sub>, and AlN, respectively.

**Table 1.** Simulation parameters for the Ga<sub>2</sub>O<sub>3</sub> and thermal management materials.

Parameters	Ga <sub>2</sub> O <sub>3</sub>	SiO <sub>2</sub>	SiN	Al <sub>2</sub> O <sub>3</sub>	AlN
Bandgap energy (eV)	4.80	9.00	4.70	9.00	6.16
Permittivity (V/m)	11.0	3.9	7.5	9.3	8.5
Thermal conductivity (W/cmK)	0.13	0.014	0.185	0.29	2.20
Electron affinity (KJ/mol)	4.0	0.9	2.6	0.9	3.05


$$C \frac{\partial T_L}{\partial t} = \nabla \cdot (k \nabla T_L) + H \quad (1)$$

식 (1)에서 C는 단위 부피당 열 용량, T<sub>L</sub>은 소자 내 격자 온도, κ는 열전도율, H는 발생하는 열의 양을 나타낸다 [11].


이를 실제 공정에 적용할 경우 절연재료 증착 공정으로 선호되는 RF 스퍼터링(radio frequency sputtering)과 같은 물리 기상 증착(physical vapor deposition)이 고려될 수 있다 [12]. 해당 공정은 원자층 증착(atomic layer deposition), 화학 기상 증착(chemical vapor deposition)과 비교했을 때 두께가 제한적이지 않으며 절연 특성을 가질 수 있기 때문이다.

### 3. 결과 및 고찰

그림 2는 각각 device A (w/SiO<sub>2</sub>), B (w/SiN), C (w/Al<sub>2</sub>O<sub>3</sub>), 그리고 D (w/AlN)의 전압에 따른 소자의 발열 특성을 나타낸다. 전압이 인가되면 Ga<sub>2</sub>O<sub>3</sub>의 낮은 열전도도로 인해 열 방출이 어렵고, 이는 phonon scattering을 증가시켜 추가적인 열이 발생한다. 온도는 전압이 인가되었을 때 소자 내 발열이 가장 심한 국소부위의 온도를 나타낸다. 열전도층의 열전도도가 높을수록 열 방출이 용이하여 전압에 따른 소자의 온도 상승이 작은 것을 확인했다. 0 V에서의 소자 온도는 모두 상온인 300 K로 설정했으며, 특히 전압이 2 V 이상 인가될 때 소자의 열 방출이 어려움을 확인할 수 있다. 10 V에서 device A에서 D의 최대 온도는 각각 764.38 K, 497.80 K, 431.13 K, 385.39 K이며 SiO<sub>2</sub> 방열판을 적용한 소자의 온도는 764.38 K로 가장 발열이



**Fig. 2.** Comparison between the global device temperatures of different thermal management materials.



**Fig. 3.** (a) Thermal distribution and (b) lattice temperature profile along the y-axis from surface to 17 μm depth at x=2.5 μm for device A, B, C, and D.

심한 것을 확인했다. 이는 device D의 최대 온도 대비 약 2배 높은 온도이다. 이는 열전도층의 열전도도가 높을수록 열 방출에 유리하기 때문에 온상태에서 기생 저항으로 인해 발생한 열을 빠르게 방출하기 때문이다.

그림 3은 순방향 전압 10 V가 인가되었을 때, 소자의 온도 분포이다. 그림 3(b)를 통해 device A, B, C, D 모두에

피 영역인 2~7 μm에서 발열이 발생하는 것을 확인했다. 열전도층의 경우 device D는 300 K에서 온도가 거의 상승하지 않고, device B, C는 약 380 K까지 서서히 온도가 상승한다. 하지만 device A는 온도가 약 700 K까지 상승하며 이는 소자의 최대온도인 764 K와 큰 차이를 보이지 않는다. 따라서 열 전이층의 열전도도가 0.014 W/cmK 정도 일 경우 열 방출이 적절히 이루어지지 못해 방열 역할을 하지 못한다.

그림 4(a)는 전압이 10 V 인가되었을 때의 소자의 전류




Fig. 4. (a) Current density distribution at 10 V and (b) current density of device A, B, C, and D.




Fig. 5. Temperature, current density, and thermal resistance at 10 V for the type of thermal management materials.

밀도를 나타낸다. 전류밀도는 에피에서 높은 값을 가지며, 특히 양극과 음극 사이에서 집중되어 있다. 그림 4(b)에서 볼 수 있듯이 10 V에서 device A, B, C, D의 전류밀도는 각각 0.98 kA/cm<sup>2</sup>, 26.05 kA/cm<sup>2</sup>, 29.80 kA/cm<sup>2</sup>, 41.68 kA/cm<sup>2</sup>이다. Device A 대비 device D의 전류밀도는 약 4배 이상 크다. 5 V, 10 V를 기준으로 열저항 값을 도출하면 device A, B, C, D의 열저항은 각각 2.84 mK/W, 0.74 mK/W, 0.46 mK/W, 0.29 mK/W이다. 전류밀도는 약 2 V 이상에서 감소한다. 이는 앞서 진행한 소자의 발열 특성 연구를 통해 소자의 열 방출이 어려울 경우 전류밀도가 감소함을 알 수 있다. 온상태에서 열 방출이 이루어지지 않으면 온도에 의한 scattering이 발생하고, 이로 인한 기생 저항으로 인해 전류밀도는 감소한다. 따라서 열전도도가 높은 방열 물질을 사용할 경우 소자의 온도 상승을 감소시켜 소자의 성능 저하를 방지하고 장기적으로는 안정성 및 신뢰성 저하를 방지할 수 있다.

그림 5는 열 전이층의 종류에 따른 10 V에서 소자의 온도, 전류밀도 및 열 저항의 관계를 나타낸다. 열 전이층의 열전도도가 높을수록 열 방출이 용이하여 발열이 감소하고, 온도에 의한 scattering이 감소한다. 따라서 열 저항은 감소하고, 전류밀도는 증가한다. 소자의 발열은 전류밀도에 영향을 주기 때문에 적절한 열전도도를 가지는 열 전이층을 적용하여 소자의 발열 특성을 개선하는 것이 중요함을 알 수 있다.

#### 4. 결론

본 연구에서는 방열 구조에 따른 Ga<sub>2</sub>O<sub>3</sub> SBDs의 열 특성을 분석하고 개선 방안을 제시하였다. 다양한 열전도도를 가지는 열 전이층을 적용한 경우 열 전이층의 열전도도가 클수록 전류밀도가 크게 향상되었다. 특히 열전도도가 가장 높은 AlN를 열 전이층으로 적용한 구조에서는 소자의 최대 온도가 385.39 K로, 다른 구조 대비 49.85% 감소하였고, 전류밀도는 41.68 kA/cm<sup>2</sup>로 4.2배 증가하였다. 이를 통해 열 전이층의 열전도도가 소자의 열적 특성뿐만 아니라 전기적 성능 역시 개선하는 데 중요한 역할을 함을 확인했다. 열전도도가 높은 열 전이층을 Ga<sub>2</sub>O<sub>3</sub> 기반 소자에 적용할 경우 높은 신뢰성, 안정성 및 효율성을 갖춘 소자를 제작할 수 있을 것으로 기대된다.

#### ORCID

Sang-Mo Koo

<https://orcid.org/0000-0002-9827-9219>

## 감사의 글

This work was supported by the Technology Innovation Programs (20016102 and RS-2022-00144027), grants funded by the MOTIE of Korea, and the present research has been conducted by the Excellent researcher support project of Kwangwoon University in 2024.

## REFERENCES

- [1] J. Shi, J. Zhang, L. Yang, M. Qu, D. C. Qi, and K.H.L. Zhang, *Adv. Mater.*, **33**, 2006230 (2021).  
doi: <https://doi.org/10.1002/adma.202006230>
- [2] T. Kimoto and J. A. Cooper, *Fundamentals of Silicon Carbide Technology: Growth, Characterization, Devices and Applications* (John Wiley & Sons, USA, 2014), p. 1.
- [3] M. Higashiwaki, K. Sasaki, H. Murakami, Y. Kumagai, A. Koukitu, A. Kuramata, T. Masui, and S. Yamakoshi, *Semicond. Sci. Technol.*, **31**, 034001 (2016).  
doi: <https://doi.org/10.1088/0268-1242/31/3/034001>
- [4] Y. Qin, Z. Wang, K. Sasaki, J. Ye, and Y. Zhang, *Jpn. J. Appl. Phys.*, **62**, SF0801 (2023).  
doi: <https://doi.org/10.35848/1347-4065/acb3d3>
- [5] D. Liu, Y. Huang, Z. Zhang, Z. Li, Y. Yan, D. Chen, S. Zhao, Q. Feng, J. Zhang, C. Zhang, and Y. Hao, *J. Alloys Compd.*, **986**, 174143 (2024).  
doi: <https://doi.org/10.1016/j.jallcom.2024.174143>
- [6] A. Lu, A. Elwailly, Y. Zhang, and H. Y. Wong, *ECS J. Solid State Sci. Technol.*, **11**, 115001 (2022).  
doi: <https://doi.org/10.1149/2162-8777/ac9e73>
- [7] W. Janke and A. Hapka, *Microelectron. J.*, **43**, 656 (2012).  
doi: <https://doi.org/10.1016/j.mejo.2011.04.010>
- [8] Y. Qin, Z. Wang, K. Sasaki, J. Ye, and Y. Zhang, *Jpn. J. Appl. Phys.*, **62**, SF0801 (2023).  
doi: <https://doi.org/10.35848/1347-4065/acb3d3>
- [9] M. A. Vadivelu, C. R. Kumar, and G. M. Joshi, *Compos. Interfaces*, **23**, 847 (2016).  
doi: <https://doi.org/10.1080/09276440.2016.1176853>
- [10] M. Xiao, B. Wang, J. Liu, R. Zhang, Z. Zhang, C. Ding, S. Lu, K. Sasaki, G. Q. Lu, C. Buttay, and Y. Zhang, *IEEE Trans. Power Electron.*, **36**, 8565 (2021).  
doi: <https://doi.org/10.1109/TPEL.2021.3049966>
- [11] S. Chander, P. Singh, S. Gupta, D. S. Rawal, and M. Gupta, *Def. Sci. J.*, **70**, 511 (2020).  
doi: <https://doi.org/10.14429/dsj.70.16360>
- [12] D. Zhou, L. Huang, J. Yuan, and C. Li, *Ceram. Int.*, **47**, 32160 (2021).  
doi: <https://doi.org/10.1016/j.ceramint.2021.08.108>