DOI QR코드

DOI QR Code

자동 클럭 보정 기능을 갖춘 크리스털리스 클럭 합성기 설계

Crystal-less clock synthesizer with automatic clock compensation for BLE smart tag applications

  • Jihun Kim (Department of Electrical and Computer Engineering, Sungkyunkwan University) ;
  • Ho-won Kim (Department of Electrical and Computer Engineering, Sungkyunkwan University) ;
  • Kang-yoon Lee (Department of Electrical and Computer Engineering, Sungkyunkwan University)
  • 투고 : 2024.05.02
  • 심사 : 2024.07.26
  • 발행 : 2024.07.31

초록

본 논문은 32, 72, 80MHz 의 주파수에서 작동하는 블루투스 저에너지(BLE) 스마트 태그 애플리케이션용으로 설계된 보정 기능이 있는 레퍼런스 클럭 합성기(CR)에 대해 설명합니다. 기존 주파수 합성기와 달리 제안된 설계는 외부 소자가 필요하지 않습니다. 단일 종단 안테나를 사용하여 2.4GHz 신호에서 - 36dBm 의 최소 입력 전력을 수신하는 클럭 합성기(CR)는 저잡음 증폭기(LNA)를 통해 수신된 RF 신호를 처리하여 클럭을 합성합니다. 이 방식을 통해 시스템은 크리스털에 의존하지 않고 레퍼런스 클럭을 생성할 수 있습니다. 수신된 신호는 LNA 에 의해 증폭된 이후 16 비트 ACC(자동 클럭 보정) 회로에 입력됩니다. ACC는 수신된 신호의 주파수를 발진기 출력 주파수와 비교하여 주파수 계산 방법을 통해 32MHz 레퍼런스 클럭 합성을 용이하게 합니다. 발진기는 주파수 분배기가 있는 링 발진기(RO)를 사용하여 구성되며, 다양한 시스템 구성 요소에 대해 세 가지 주파수(32/72/80MHz)를 제공합니다. 제안된 주파수 합성기는 55nm CMOS 공정을 사용하여 구현되었습니다.

This paper presents a crystal-less reference clock recovery (CR) frequency synthesizer with compensation designed for Bluetooth Low Energy (BLE) Smart-tag applications, operating at frequencies of 32, 72, and 80MHz. In contrast to conventional frequency synthesizers, the proposed design eliminates the need for external components. Using a single-ended antenna to receive a minimal input power of -36dBm at a 2.4GHz signal, the CR synthesizes frequencies by processing the RF signal received through a Low Noise Amplifier ( L N A ) . This approach allows the system to generate a reference clock without relying on a crystal. The received signal is amplified by the LNA and then input to a 16-bit ACC (Automatic Clock Compensation) circuit. The ACC compares the frequency of the received signal with the oscillator output signal, using the synthesis of a 32MHz reference clock through a frequency compensation method. The oscillator is constructed using a Ring Oscillator (RO) with a Frequency Divider, offering three different frequencies (32/72/80MHz) for various system components. The proposed frequency synthesizer is implemented using a 55-nm CMOS process.

키워드

과제정보

본 연구는 과학기술정보통신부 및 정보통신기획평가원의 ICT명품인재양성사업의 연구결과로 수행되었음 (IITP-2024-2020-0-01821)

참고문헌

  1. K. Sundaresan, P. E. Allen, and F. Ayazi, "Process and Temperature Compensation in a 7-MHz CMOS Clock Oscillator," IEEE J. Solid State Circuits, vol. 41, no. 2, pp 433-442, Feb. 2006. https://doi.org/10.1109/JSSC.2005.863149
  2. D. Sheng, C.-C. Chung, and C.-Y. Lee, "A low-power and portable spread spectrum clock generator for SoC applications," IEEE Trans. Very Large Scale Integr. (VLSI) Syst., Mar. 2010.