근사 4-2 컴프레서와 곱셈기 설계의 최근 연구 경향

Recent Advances in Design of Approximate 4-2 Compressors and Multipliers

근사 컴퓨팅은 하드웨어 요소를 최적화하고 정확도 손실을 허용하는 유망한 접근 방식이다. 특히, 근사 곱셈은 고성능과 저전력을 동시에 요구하는 컴퓨팅에서 핵심적인 연산으로 널리 활용되고 있다. 이 중 근사 4-2 컴프레서는 저전력 소모, 처리 속도 향상, 회로 단순화 등의 이점을 통해 근사 곱셈기의 성능과 효율성을 크게 향상시킬 수 있는 기술로 주목받고 있다. n 비트의 두 수를 곱하는 곱셈기는 부분 곱 생성, 부분 곱 축소, 그리고 가산기 세 가지 단계로 구성된다. 근사 4-2 컴프레서를 사용하여 부분 곱 축소 단계를 단순화하거나, 오류 수정 모듈을 통해 근사로 인한 오류를 보상할 수 있다. 또한, 상수 수정 기법을 통해 오류를 줄이는 방법도 활용된다. 본 논문에서는 근사 4-2 컴프레서의 특성과 여러 모델을 비교하고 이를 바탕으로 8×8 근사 곱셈기에 대한 다양한 에러 지표와 합성 결과를 분석한다. 또한, 이미지 프로세싱을 적용한 결과를 통해 비교 분석을 수행한다.

Approximate computing is a promising approach that optimizes hardware components while tolerating some degree of accuracy loss. In particular, approximate multiplication is widely used as a key operation in computing systems that demand both high performance and low power consumption. Among various techniques, the approximate 4-2 compressor has gained attention for its ability to significantly enhance the performance and efficiency of approximate multiplier through benefits such as low power consumption, improved processing speed, and circuit simplification. A multiplier that computes the product of two n-bit numbers typically consists of three stages: partial product generation, partial product reduction, and adder. By using an approximate 4-2 compressor, the partial product reduction stage can be simplified, and errors introduced by approximation can be compensated for using error correction modules. Additionally, constant correction techniques can be employed to further reduce errors. This paper explores the characteristics of approximate 4-2 compressors and compares various models. Based on this analysis, we evaluate different error metrics and synthesis results for an 8×8 approximate multiplier. Furthermore, we conduct a comparative analysis by applying the multiplier to image processing tasks.