

MMC 기반 HVDC 전력변환기의 밸브 성능 시험회로

배치환¹, 조광래², 김학수¹, 노의철[†]

Performance Test Circuit for a Valve of MMC Based HVDC Power Converter

Chi-Hwan Bae¹, Kwang-Rae Jo², Hak-Soo Kim¹, and Eui-Cheol Nho[†]

Abstract

A new test circuit for an MMC-based valve HVDC power converter is proposed. The proposed scheme satisfies the required clauses from IEC-62501. The valve test current contains second harmonic component and DC offset as well as a fundamental component that is quite similar to the real operating arm current of MMC based HVDC power system. The structure of the proposed test circuit is simple compared to conventional test circuits. Furthermore, the power supply voltage rating of the proposed test circuit is reduced dramatically around 20% of the conventional scheme with the same current rating. The validity of the proposed test circuit is verified through simulation and experimental results.

Key words: Valve, MMC, HVDC, Submodule

1. 서 론

전압형 HVDC(High Voltage Direct Current) 시스템은 전류형 HVDC 시스템에 비하여 유효전력과 무효전력의 독립적 제어가 가능하고 계통 측 필터 크기를 현저하게 줄일 수 있고 PWM 제어를 통한 빠른 과도응답 특성을 갖는 등의 장점이 있다^{[1],[2]}. 전압형 HVDC를 위한 전력변환시스템은 일반적으로 MMC(Modular Multi-level Converter)를 기반으로 구성되며 MMC를 구성하는 서브모듈은 효율 극대화를 위해 풀-브리지 보다는 하프-브리지 컨버터를 사용한다. 그림 1에서 보듯이 MMC 기반 HVDC 전력변환 장치의 하나의 암(arm)에는 통상 수백 개의 서브모듈이 캐스케이드 접속되어 동작의 신뢰성 확보가 무엇보다 중요시되고 있다. IEC-62501 (International standard for VSC valves for HVDC power Transmission - electrical testing)에서는 이러한 신뢰성 확보를 위하여 서브모듈의 개수를 최소 보장할 것을 요구한다. 이에 따라 밸브의 성능 시험을




Fig. 1. MMC-based HVDC power station

효과적으로 수행하기 위한 연구들이 진행되었는데 이와 더불어 서브모듈 자체 성능시험을 위한 연구결과들도 발표되었다. [3]과 [4]에서 제안한 서브모듈 시험장치는 암(arm)전류를 모사할 때, MMC-HVDC 시스템의 암전류에 포함되는 DC 오프셋 성분과 2고조파 성분을 포함하지 못한다는 단점이 있다. 이러한 문제를 해결하기 위한 새로운 방식의 서브모듈 시험회로가 제안되었다^{[5],[6]}. 서브모듈 시험회로와 밸브 시험회로를 그대로 확장되는

Paper number: TKPE-2023-28-1-10

Print ISSN: 1229-2214 Online ISSN: 2288-6281

[†] Corresponding author: nhoec@pknu.ac.kr, Dept. of Electrical Eng., Pukyong National University

Tel: +82-51-629-6317 Fax: +82-51-629-6305

¹ Dept. of Electrical Eng., Pukyong National University

² Technology & Research Institute, KTE

Manuscript received Nov. 30, 2022; revised Dec. 19, 2022; accepted Dec. 26, 2022

경우도 있으나 다른 방식으로 제안되기도 한다. [7]과 [8]은 밸브 시험을 위한 토폴로지로 잘 알려져 있으나 시험전류가 기본과 성분만 포함하고 있어서 실제 MMC-HVDC의 동작전류와는 상이하다는 점과 시험회로를 위한 외부 전원장치의 전압이 서브모듈의 개수에 비례하여 커진다는 문제가 있다. 밸브 시험전류를 실제 HVDC 시스템 동작전류와 유사하게 공급할 수 있는 시험회로가 제안되었는데^[9] DC 오프셋 전류의 순환을 위한 별도의 DC/DC 컨버터가 필요하다는 문제가 있다. 이러한 문제를 해결하고 보다 간단한 방식으로 밸브 성능을 시험할 수 있는 토폴로지가 제안되었다^[10]. 본 논문에서는 제안한 토폴로지를 이용하여 실제 시스템에 응용할 경우 필요한 상세한 동작원리 분석과 시험전류 해석을 하였으며, 특히 인버터 제어를 위하여 메인밸브와 보조밸브의 전류에 의한 서브모듈 커패시터 전압 분석을 하였으며, 시뮬레이션 및 실험결과를 통하여 제안한 방식의 타당성을 보이고자 한다.

2. 제안하는 시험회로와 동작원리

2.1 시험회로 구성

그림 2는 제안하는 시험회로를 나타낸다. 시험하고자 하는 피시험체는 메인밸브(main valve)이며 다수개의 동일한 서브모듈이 직렬로 접속되어 있다. 메인밸브를 시험하기 위하여 보조밸브(auxiliary valve), 풀브리지 단상 인버터, 리액터가 그림 2에서와 같이 구성되어 있다. 보조밸브의 구조는 메인밸브의 구조와 동일하여 각각의 서브모듈의 개수가 같다. 따라서 메인밸브와 보조밸브 각각에 온 되어 있는 서브모듈의 개수가 항상 동일하도록 스위칭을 하면 메인밸브 출력전압 $v_{SM,o}$ 의 평균값과 보조밸브 출력전압 $v_{aux,o}$ 의 평균값이 같아진다. 따라서 인덕터 L 에 인가되는 전압 v_L 은

$$v_L = v_{aux,o} + v_o - v_{SM,o} \quad (1)$$

이므로 인덕터에 인가되는 전압은 $v_{aux,o}$ 와 $v_{SM,o}$ 의 리플 성분을 제외하면 단상 인버터 출력전압 v_o 로 된다. 피시험체인 메인밸브를 구성하는 서브모듈의 개수가 증가할수록 메인밸브 출력전압 $v_{SM,o}$ 의 크기 또한 서브모듈의 개수에 비례하여 증가하지만, 인덕터 L 에 인가되는 전압은 v_o 로 일정하므로 서브모듈의 개수에 무관하게 시험에 요구되는 일정한 크기의 인덕터 전류를 제공할 수 있다. 또한, 인버터 출력전압 v_o 의 크기는 각 서브모듈 커패시터 전압 정도 밖에 되지 않으므로 시험회로를 위한 직류 전원공급장치의 정격전압 v_{DC} 가 기존 방식에 비해 현저히 낮아진다는 장점이 있다. 그러므로 직류 전원전압 v_{DC} 를 제공하기 위한 ac-dc 전력변환기를 구성하는 모든 전력반도체 소자들의 정격전압 또한 현저히




Fig. 2. Valve test circuit

낮아지므로 시험 설비를 위한 전원장치의 신뢰도가 높아지며 제작 비용 또한 저렴하다는 특징을 갖는다.

2.2 동작원리

그림 3은 밸브를 구성하는 서브모듈의 개수가 4개인 경우를 예로 들어 메인밸브와 보조밸브를 구성하는 서브모듈들의 스위칭과 서브모듈 커패시터 전압의 변화를 나타낸다. 밸브 시험전류가 양(+)인 구간에서는 커패시터 전압이 증가하며 음(-)인 구간에서는 감소하는데, 각 서브모듈의 상단 IGBT가 모두 오프되어 있고 하단 IGBT는 모두 온되어 있으면 시험전류는 서브모듈 커패시터를 통하지 않으므로 커패시터 전압의 변화는 없다. 서브모듈의 상단 IGBT가 온되어 있는 경우 서브모듈 커패시터 전압이 상승함을 알 수 있으며 메인밸브와 보조밸브에서 턴온되어 있는 서브모듈의 개수는 동일하다. 그런데 모든 파라미터가 이상적이지 않으므로 각각의 서브모듈 커패시터 전압의 평균값이 달라질 수 있어서 커패시터 전압 밸런싱 제어가 필요하다. 그림 4는 서브모듈 커패시터 전압($v_{SM,n}$)이 기준전압(v_{ref})보다 높은 경우 서브모듈 상단 IGBT의 도통 시간을 조절하여 기준전압을 추종하도록 하는 방법을 보이고 있다. 서브모듈로 입력되는 전류($i_{SM,n}$)가 양(+)인 경우는 펄스 폭을 감소시킴으로써 충전전류량을 줄여주고, 음(-)인 경우는 증가시킴으로써 방전전류량을 증가시켜서 커패시터 전압이 기준전압을 추종하도록 제어한다.

풀브리지 인버터는 실제 HVDC 시스템에서의 암전류와 유사한 시험전류를 공급하도록 PWM 제어를 해야 하며 시험전류 $i_L(t)$ 는 다음과 같다.

$$i_L(t) = \frac{\sqrt{2}}{2} I_1 \sin(\omega t + \Phi) + I_d + I_2 \sin(2\omega t + \theta) \quad (2)$$




Fig. 3. Valve test current, submodule capacitor voltages, and number of turned-on submodule upper IGBTs in each valve

식 (2)에서 I_1 은 계통전류의 실효값에 해당하며, I_d 는 암에 흐르는 직류성분, I_2 는 암을 순환하는 2차 고조파 성분의 피크값이다. 시험밸브는 실제 HVDC 시스템과 유사하게 스위칭하며, 이때 시험밸브의 스위칭 모듈레이션은 다음과 같다.

$$S(t) = \frac{1}{2}(1 - m \sin(\omega t)) \quad (3)$$

식 (2)와 식 (3)을 이용하여 메인밸브 서브모듈 커패시터로 흐르는 전류를 구하면 다음과 같다.


$$\begin{aligned} i_{SM}(t) &= \frac{1}{2}(1 - m \sin(\omega t))i_L(t) \\ &= \frac{1}{2}I_d - \frac{\sqrt{2}}{8}mI_1 \cos\Phi + i_{SM}^{(1)} + i_{SM}^{(2)} + i_{SM}^{(3)} \end{aligned} \quad (4)$$

여기서, $i_{SM}^{(1)}$, $i_{SM}^{(2)}$, $i_{SM}^{(3)}$ 은 i_{SM} 전류의 기본파, 2고조파, 3고조파 성분으로 다음과 같다.


$$i_{SM}^{(1)} = -\frac{1}{2}mI_d \sin(\omega t) + \frac{\sqrt{2}}{4}I_1 \sin(\omega t + \Phi) - \frac{1}{4}mI_2 \cos(\omega t + \theta) \quad (5)$$

$$i_{SM}^{(2)} = \frac{\sqrt{2}}{8}mI_1 \cos(2\omega t + \Phi) + \frac{1}{2}I_2 \sin(2\omega t + \theta) \quad (6)$$

$$i_{SM}^{(3)} = \frac{1}{4}mI_2 \cos(3\omega t + \theta) \quad (7)$$



(a) Submodule capacitor voltage



(b) PWM according to current polarity

Fig. 4. Pulse width control in case of higher submodule capacitor voltage than reference value

식 (4)에서 알 수 있듯이 메인밸브 서브모듈 커패시터 전류는 직류, 기본파, 2고조파, 3고조파 성분이 있으며 정상상태에서 직류 성분은 0이다. 따라서 커패시터 전압 리플은 기본파, 2고조파, 3고조파 성분이 나타나며 메인밸브의 출력전압은 커패시터 전압과 모듈레이션의 곱으로 식 (8)과 같이 정리된다.

$$\Delta v_{SMo} = \frac{n}{2}(1 - m \sin(\omega t))(\Delta v_{SM}^{(1)} + \Delta v_{SM}^{(2)} + \Delta v_{SM}^{(3)}) \quad (8)$$

여기서 n 은 밸브 내 서브모듈 개수이며, $\Delta v_{SM}^{(1)}$, $\Delta v_{SM}^{(2)}$, $\Delta v_{SM}^{(3)}$ 은 커패시터 전압의 기본파, 2고조파, 3고조파 성분으로 다음과 같다.

$$\Delta v_{SM}^{(1)} = \frac{mI_d}{2\omega C} \cos(\omega t) - \frac{\sqrt{2}I_1}{4\omega C} \cos(\omega t + \Phi) - \frac{mI_2}{4\omega C} \sin(\omega t + \theta) \quad (9)$$

$$\Delta v_{SM}^{(2)} = \frac{\sqrt{2}mI_1}{16\omega C} \sin(2\omega t + \Phi) - \frac{I_2}{4\omega C} \cos(2\omega t + \theta) \quad (10)$$

$$\Delta v_{SM}^{(3)} = \frac{mI_2}{12\omega C} \sin(3\omega t + \theta) \quad (11)$$

보조밸브의 경우 메인밸브와 상응하게 서브모듈이 온 되지만 전류 방향이 반대이므로, 메인밸브와 반대 방향의 출력전압 리플을 가진다. 따라서 밸브에 의해 인덕터에 인가되는 전압의 리플성분은 다음과 같이 정리된다.

$$\Delta v_L = \Delta v_{aux,o} - \Delta v_{SMo} = -2\Delta v_{SMo} \quad (12)$$




Fig. 5. Current controller block diagram

따라서, 식 (2)의 인덕터 전류를 공급하기 위해서는 식 (12)의 인덕터 리플전압을 고려하여 인버터를 제어해야 하며, 본 논문에서는 PI 전류제어기와 PR 전류제어기를 사용하였으며 시험전류를 생성하기 위한 제어기 블록다이어그램은 그림 5와 같다.

3. 시뮬레이션

그림 2의 제안한 시험회로에서 메인밸브와 보조밸브 각각 서브모듈의 개수를 3개로 하여 PLECS를 사용하여 시뮬레이션 하였으며 시뮬레이션에 사용한 파라미터는 표 1과 같다. 그림 6은 각 부분의 전압과 전류에 대한 시뮬레이션 결과 파형을 나타낸 것이며 인버터 스위칭 주파수는 10 [kHz]이다. 그림 6의 인덕터 전류파형 i_L 을 보면 플러스(+)로 피크가 500 [A], 마이너스(-)로 최소값이 300 [A]가 되며 직류 오프셋 값이 약 120 [A] 정도 된다는 것을 알 수 있으며, 아울러 기본파에 제 2고조파가 포함되어 있음을 알 수 있다. 인덕터 전류 i_L 의 기본파 주파수는 60 [Hz]이다. 메인밸브와 보조밸브를 구성하는 각각의 서브모듈의 커패시터 전압 $v_{SM,n}$ 과 $v_{aux,n}$ 도 1,800 - 2,200 [V] 범위에서 제어되고 있음을 보이고 있다. 메인밸브를 구성하는 각각의 서브모듈 출력전압은 서로 유사한데 그림 6에서는 밸브를 구성하는 서브모듈 각각의 출력전압 $v_{SM,o,1 \sim n}$ 을 보이고 있다. 상단 IGBT가 턴온되는 경우에는 2,000 [V] 정도의 전압이 출력되는데 리플성분이 포함되는 이유는 서브모듈 커패시터 전압이 나타나기 때문이다. 하단 IGBT가 턴온되는 구간에서는 서브모듈 출력전압이 0이 된다. 보조밸브 서브모듈 각각의 출력전압 $v_{aux,o,1 \sim n}$ 도 메인밸브의 서브모듈 출력전압과 유사함을 보이고 있다. 인덕터에 인가되는 전압 v_L 은 $\pm 2,000$ [V]로 인버터 출력전압과 유사함을 알 수 있다. 따라서 밸브를 구성하는 서브모듈의 개수에 무관하게 인덕터에 인가되는 전압을 최소한으로 유지할 수 있다는 것을 확인할 수 있다.

4. 실험결과

시뮬레이션에서 사용한 파라미터에 대한 축소모형을 제작하여 실험하였으며 실험에 사용한 파라미터는 표 2와 같다. 서브모듈의 개수와 무관하게 동작원리는 동일하므로 하드웨어 구성의 편의상 서브모듈 개수는 3개로 하였다. 제어를 위한 MCU는 TMS320f28335를 사용하였

TABLE I
SIMULATION PARAMETERS

Parameter	Value
C_{SM}, C_{aux}	3.3 [mF]
L	3 [mH]
v_{DC}	2,000 [V]
Average of v_{SM} and v_{aux}	2,000 [V]
$i_{L,DC}$	120 [A]
$i_{L,peak-to-peak}$	800 [A]




Fig. 6. Waveforms of $i_L, v_{SM1} \sim v_{SM3}, v_{SMo}, v_{aux.1} \sim v_{aux.3}, v_{aux.o},$ and v_L

TABLE II
SCALED DOWN EXPERIMENT PARAMETERS

Parameter	Value
C_{SM}, C_{aux}	3.3 [mF]
L	3 [mH]
v_{DC}	30 [V]
Average of v_{SM} and v_{aux}	27 [V]
$i_{L,DC}$	-0.4 [A]
$i_{L,peak-to-peak}$	4 [A]

고 밸브를 구성하는 각 서브모듈의 전력반도체소자는 IRFB5615PBF를 사용하였다.

그림 7과 8은 각각 메인밸브와 보조밸브의 서브모듈 커패시터 전압 $v_{SM1}, v_{SM2}, v_{SM3}$ 과 시험전류 i_L 의 실험 파형을 나타낸다. 그림 9는 메인밸브의 최상단 서브모듈의 커패시터 전압 v_{SM1} , 서브모듈의 출력전압 $v_{SMo,1}$, 서브모듈 상단 IGBT 전류 $i_{T,1}$, 그리고 시험전류 i_L 의 파형을 보이고 있다. 서브모듈 상단 IGBT를 통해 커패시




Fig. 7. Waveforms of $v_{SM,1}$, $v_{SM,2}$, $v_{SM,3}$, and i_L in main valve ($v_{SM,1}$, $v_{SM,2}$, $v_{SM,3}$: 2 [V/div], i_L : 2 [A/div], 5 [ms/div])




Fig. 8. Waveforms of $v_{aux,1}$, $v_{aux,2}$, $v_{aux,3}$, and i_L in auxiliary valve ($v_{aux,1}$, $v_{aux,2}$, $v_{aux,3}$: 2 [V/div], i_L : 2 [A/div], 5 [ms/div])

터로 양의 전류가 흐를 때 $v_{SM,1}$ 은 상승하고, 반대로 음의 전류가 흐를 때에는 감소함을 알 수 있다. 그림 10은 메인밸브 출력전압 $v_{SM,o}$ 와 보조밸브 출력전압 $v_{aux,o}$ 및 시험전류 i_L 의 파형을 보이는데 보조밸브와 메인밸브 출력전압이 서로 상쇄되어 폴브리지 인버터 출력전압만으로 시험전류가 제어되고 있음을 확인할 수 있다.

5. 결 론

본 논문에서는 MMC 기반 HVDC 시스템의 밸브 시험을 위한 새로운 방식의 토폴로지에 대한 동작원리를 설명하고 시뮬레이션과 실험을 통하여 그 유용성을 입증하였다. 기존의 밸브 시험회로들의 시험전류는 실제 MMC-HVDC 시스템 동작 전류와 상이하여 2고조파 성분과 DC 성분은 없고 기본파 성분만 있으므로 밸브 성능 시험에 한계가 있었으나 제안한 방식의 시험전류는 실제 HVDC 운전 전류와 유사하여 IEC-62501에서 요구




Fig. 9. Waveforms of $v_{SM,1}$, $v_{SM,o,1}$, $i_{T,1}$, and i_L ($v_{SM,1}$: 2 [V/div], $v_{SM,o,1}$: 20 [V/div], $i_{T,1}$, i_L : 5 [A/div], 5 [ms/div])




Fig. 10. Waveforms of $v_{SM,o}$, $v_{aux,o}$, and i_L ($v_{SM,o}$, $v_{aux,o}$: 100 [V/div], i_L : 2 [A/div], 5 [ms/div])

하는 시험조건을 충족시킨다. IEC-62501에서는 시험용 밸브를 최소 5개 이상의 서브모듈로 구성하도록 규정하고 있으므로 기존의 시험회로는 밸브 성능시험을 위한 외부 직류전원장치의 정격전압이 서브모듈 개별 정격전압의 5배 이상일 필요가 있으나, 제안한 방식에서는 서브모듈의 개수와 무관하게 서브모듈 1개에 필요한 전압 정도면 충분하여 시험용 외부전원장치의 용량이 기존대비 80% 이상 감소시킬 수 있는 장점이 있다. 시뮬레이션과 축소모형에 대한 실험 결과 타당성이 입증되어 제안한 방식의 밸브시험회로는 MMC 기반 HVDC는 물론 MVDC 등의 고전압 대용량 전력변환 시스템의 밸브 시험에 유용하게 활용될 것으로 기대한다.

이 논문은 부경대학교 자율창의학술연구비 (2021년)에 의하여 연구되었음.

References

- [1] N. Flourentzou, V. G. Agelidis and G. D. Demtriades, "V SC-based HVDC power transmission systems: An overv

iew,” *IEEE Transactions on Power Electron*, Vol. 24, No. 3, pp. 592 - 602, Mar. 2009.

- [2] H. Alyami and Y. Mohamed, “Review and development of MMC employed in VSC-HVDC systems,” *IEEE 30th Canadian Conference on Electrical and Computer Engineering*, pp. 1 - 6, Apr. 2017.
- [3] T. Modeer, S. Norrga and H. P. Nee, “Resonant test circuit for high-power cascaded converter submodules,” *15th European Conference on Power Electronics and Applications*, pp. 1 - 5, Sep. 2013.
- [4] J. Tang, Y. Dong, H. Yang, W. Li, J. Ma, G. Chen, Y. Tian and E. Yang, “An equivalent power test scheme for modular multilevel converters (MMCs),” *IEEE Applied Power Electronics Conference and Exposition*, pp. 1837 - 1842, Mar. 2017.
- [5] K. S. Park, B. J. Seo, K. S. Kang, K. R. Jo, H. C. Choi and E. C. Nho, “Submodule test circuit for MMC-based voltage sourced HVDC system,” *IEEE Energy Conversion Congress and Exposition*, pp. 2619 - 2622, Sep. 2018.
- [6] K. R. Jo, B. J. Seo, K. S. Park, H. S. Kim, J. Y. Heo and E. C. Nho, “Performance test circuit and control method for submodule of MMC-HVDC system,” *Transactions of the Korean Institute of Power Electronics*, Vol. 24, No. 6, pp. 452 - 458, Dec. 2019.
- [7] T. Xu and C. C. Davidson, “Operational tests for the MMC-based VSC valves,” *PCIM Europe 2014*, pp. 485 - 492, May. 2014.
- [8] T. Xu, P. S. Jones and C. C. Davidson, “Electrical type tests for the voltage sourced converter valves based on modular multi-level converter,” *17th European Conference on Power Electronics and Applications*, pp. 1 - 10, Sep. 2015.
- [9] J. H. Jung, E. C. Nho, Y. H. Chung, S. T. Baek and J. H. Lee, “Test circuit for MMC-based VSC valves in HVDC power station,” *Electronics Letters*, Vol. 53, No. 4, pp. 272 - 273, Feb. 2017.
- [10] C. H. Bae, H. S. Kim, K. R. Jo and E. C. Nho, “Cost-effective valve test circuit for MMC based HVDC power station,” *IPEC 2022-ECCE Asia*, pp. 2202 - 2206, May. 2022.



배치환(裴致煥)

2021년 부경대 전기공학과 졸업. 2021년~현재 동 대학원 전기공학과 석사과정.



조광래(趙廣來)

2018년 부경대 전기공학과 졸업. 2018년~2020년 동 대학원 전기공학과 졸업(석사). 2020년~현재 (주)KTE 선임연구원.



김학수(金學秀)

2011년 부경대 전기공학과 졸업. 2013년 동 대학원 전기공학과 졸업(석사). 2013년~현재 동 대학원 전기공학과 박사과정.



노의철(魯義哲)

1984년 서울대 전기공학과 졸업. 1986년 한국과학기술원 전기 및 전자공학과 졸업(석사). 1991년 동 대학원 졸업(공학박). 1997년~1998년 미국 Univ. of Wisconsin-Madison 방문교수. 2005년~2006년 미국 University of California-Irvine 방문교수. 1995년~현재 부경대 전기공학과 교수. 당 학회 명예 회장.