

# 3D NAND Flash Memory에 Ferroelectric Material을 사용한 Current Path 개선

## Improvement of Current Path by Using Ferroelectric Material in 3D NAND Flash Memory

이 지 환\*, 이 재 우\*, 강 명 곤\*

Jihwan Lee\*, Jaewoo Lee\*, Myounggon Kang\*

### Abstract

In this paper, we analyzed the current path in the O/N/O (Oxide/Nitride/Oxide) structure of 3D NAND Flash memory and in the O/N/F (Oxide/Nitride/Ferroelectric) structure where the blocking oxide is replaced by a ferroelectric. In the O/N/O structure, when  $V_{read}$  is applied, a current path is formed on the backside of the channel due to the E-fields of neighboring cells. In contrast, the O/N/F structure exhibits a current path formed on the front side due to the polarization of the ferroelectric material, causing electrons to move toward the channel front. Additionally, we performed an examination of device characteristics considering channel thickness and channel length. The analysis results showed that the front electron current density in the O/N/F structure increased by 2.8 times compared to the O/N/O structure, and the front electron current density ratio of the O/N/F structure was 17.7% higher. Therefore, the front current path is formed more effectively in the O/N/F structure than in the O/N/O structure.

### 요 약

본 논문에서는 3D NAND Flash memory의 O/N/O(Oxide/Nitride/Oxide) 구조와 blocking oxide를 ferroelectric material로 대체한 O/N/F(Oxide/Nitride/Ferroelectric) 구조의 current path를 분석했다. O/N/O 구조는  $V_{read}$ 가 인가되면 neighboring cell의 E-field로 인해 current path가 channel 후면에 형성된다. 반면 O/N/F 구조는 ferroelectric material의 polarization으로 인해 electron이 channel 전면으로 이동하여 current path가 전면에 형성된다. 또한 channel thickness와 channel length에 따른 소자 특성을 분석했다. 분석 결과 O/N/F 구조의 전면 electron current density 증가는 O/N/O 구조보다 2.8배 더 높았고 O/N/F 구조의 전면 electron current density 비율이 17.7% 높았다. 따라서 O/N/O 구조보다 O/N/F 구조에서 전면 current path가 더 효과적으로 형성된다.

*Key words* : 3D NAND Flash memory, polarization, ferroelectric, current path, neighboring cell

---

\* Dept. of Electronics Engineering, Korea National University of Transportation

★ Corresponding author

E-mail : mgkang@ut.ac.kr, Tel : +83-043-849-1738

※ Acknowledgment

This work was supported by Institute of Information & communications Technology Planning & Evaluation (IITP) grant funded by the Korea government (MSIT) (2021-0-01764-001, Charge-Storage-Memory-Based PIM Development) and in part by the Technology Innovation Program (RS-2023-00235655) funded by the Ministry of Trade, Industry & Energy (MOTIE, Korea) and in part by Korea Institute for Advancement of Technology (KIAT) grant funded by the Korea Government (MOTIE) (N000P0008500, The Competency Development Program for Industry Specialist). Manuscript received Sep. 6, 2023; revised Sep. 15, 2023; accepted Dec. 13, 2023.

This is an Open-Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License(<http://creativecommons.org/licenses/by-nc/3.0>) which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.

## I. 서론

3D NAND Flash memory는 고집적도를 목표로 축소되었고 neighboring cell 사이의 간섭이 커지게 되었다. 따라서 read operation 과정에서 cell 사이의 간섭을 연구하는 것이 중요해졌다[1-5]. 3D NAND Flash memory의 O/N/O(Oxide/Nitride/Oxide) 구조에서 blocking oxide를 ferroelectric material로 대체한 O/N/F(Oxide/Nitride/Ferroelectric) 구조가 제안되었다[6-8]. 제안된 O/N/F 구조는 ferroelectric material의 높은 유전율과 전압을 인가했을 때 비선형적 polarization 특성을 나타내며 인가된 전압을 제거한 후에도 polarization이 유지된다. O/N/F 구조에 O/N/O 구조보다 낮은 전압을 인가했을 때 channel potential이 O/N/O 구조와 동일하다[9-11]. O/N/F 구조는 polarization으로 인해 같은 전압을 인가해도 channel에 전달되는 E-field는 O/N/O 구조보다 높다. Neighboring cell에 인가된 pass voltage( $V_{pass}$ )에 의해 생성된 E-field가 channel 후면에 집중되어 electron을 channel 후면으로 이동시키기 때문에 current path가 channel 후면에 형성된다. 또한 channel thickness와 channel length가 증가하면 후면 E-field가 감소하고 cell 간의 간격이 멀어지고 후면 E-field가 집중되는 것이 어렵게 되어 current path가 전면에 형성된다[12-15]. 본 논문에서는 3D TCAD(Technology Computer Aided Design) simulation을 수행하여 O/NO 구조와 O/N/F 구조에서의 current path를 비교 분석했다.

## II. 본론




Fig. 1. Cross-section of the O/N/F structure designed in the TCAD simulation.

그림 1. TCAD simulation으로 설계한 O/N/F 구조의 단면도

그림 1은 O/N/O 구조에서 blocking oxide를 ferroelectric material로 대체한 O/N/F 구조 단면도이다. WL(Word-Line)과 spacer length는 channel length와 동일하며 O/N/O 구조와 O/N/F 구조의 소자 스펙은 동일하게 설정했다. 또한 channel에서 WL 방향을 channel의 전면으로 filler 방향을 channel의 후면으로 설정했다. O/N/F 구조는 WL에 인가하는 전압을 증가시킬수록 ferroelectric material의 polarization이 증가하여 발생하는 E-field가 증가한다. O/N/F 구조는 polarization으로 인해 O/N/O 구조보다 효과적으로 program, read operation을 할 수 있으며 시뮬레이션에서 설정한 ferroelectric material의 polarization parameter는  $P_r$ 이  $15\mu\text{C}/\text{cm}^2$ ,  $P_s$ 가  $30\mu\text{C}/\text{cm}^2$ 이다. O/N/O와 O/N/F 구조 모두 selected cell의  $V_{th}$ 를 4V로 설정했다. Neighboring cell에는  $V_{pass}$ 를 7V로 인가하고  $V_{BL}$ 은 0.5V로 인가하여 read operation 과정에서 channel의 electron current density를 통해 current path를 분석했다.




Fig. 2. (a) In an O/N/O structure, when  $V_{read}$  is 4V, the electron current density (b) In an O/N/F structure, when  $V_{read}$  is 4V, the electron current density O/N/F structure.

그림 2. (a) O/N/O 구조에서  $V_{read}$ 가 4V일 때 electron current density (b) O/N/F 구조에서  $V_{read}$ 가 4V일 때 electron current density

그림 2는 O/N/O와 O/N/F 구조에서  $V_{read}$ 가 4V일 때 electron current density이다. 그림 2(a)와 그림 2(b) 모두 neighboring cell에 인가된  $V_{pass}$ 로 생성된 E-field가 channel 후면에서 집중된다. 후면에서 집중된 E-field로 인해 electron을 channel 후면으로 이동시켜 current path는 후면에 형성된다. 그림 2(a)보다 그림

2(b)에서 channel 전면과 후면의 electron current density가 더 높다. O/N/F 구조는 polarization으로 인해 channel에 전달되는 E-field가 더 증가하여 electron을 전면과 후면에 더 많이 이동시키기 때문에 electron current density가 더 높다.




Fig. 3. (a) In an O/N/O structure, when  $V_{read}$  is 5V, the electron current density (b) In an O/N/F structure, when  $V_{read}$  is 5V, the electron current density.

그림 3. (a) O/N/O 구조에서  $V_{read}$ 가 5V일 때 electron current density (b) O/N/F 구조에서  $V_{read}$ 가 5V일 때 electron current density

그림 3은 O/N/O와 O/N/F 구조에서  $V_{read}$ 가 5V일 때 electron current density이다. 그림 3(a)는 current path가 channel 후면에 집중되는 E-field로 인해 후면에 형성된다. 그림 3(b)는 current path가 channel 전면에 형성된다. O/N/F 구조에서  $V_{read}$ 가 증가하면 ferroelectric material의 polarization이 증가하여 후면의 E-field보다 전면의 E-field가 높아지기 때문에 electron을 channel 전면으로 이동시켜 current path가 전면에 형성된다.

그림 4(a)는  $V_{read}$ 가 4V일 때 O/N/O와 O/N/F 구조의 channel thickness가 증가함에 따른 electron current density이다. 두 구조 모두 channel thickness가 5nm, 10nm, 15nm 일 때 channel 후면에 집중되는 E-field로 인해 current path가 후면으로 형성된다. 그림 4(b)는  $V_{read}$ 가 5V일 때 O/N/O와 O/N/F 구조의 channel thickness가 증가함에 따른 electron current density이다. O/N/O 구조에서 channel thickness가 5nm, 10nm 일 때 current path가 후면에 형성된다. 하지만 channel thickness가 증가함에 따라 neighboring cell의 E-field가 후면에 도달하면 감소하기 때문에 channel

thickness가 15nm 일 때 electron current density가 channel 후면보다 전면이 높다. O/N/F 구조는 channel thickness가 5nm, 10nm, 15nm 일 때 모두 current path가 전면에 형성되며 channel 전면의 electron current density가 증가한다. O/N/F 구조는 polarization으로 인해 electron이 전면으로 이동하고 channel thickness가 증가하면 후면의 E-field가 감소하기 때문에 전면의 electron current density가 증가한다.







Fig. 4. (a) Electron current density with increasing channel thickness when  $V_{read}$  is 4V (b) Electron current density with increasing channel thickness when  $V_{read}$  is 5V.

그림 4. (a)  $V_{read}$ 가 4V일 때 channel thickness가 증가함에 따른 electron current density (b)  $V_{read}$ 가 5V일 때 channel thickness가 증가함에 따른 electron current density



(a)



(b)

Fig. 5. (a) Electron current density with increasing channel length when  $V_{read}$  is 4V (b) Electron current density with increasing channel length when  $V_{read}$  is 5V.

그림 5. (a)  $V_{read}$ 가 4V일 때 channel length가 증가함에 따른 electron current density (b)  $V_{read}$ 가 5V일 때 channel length가 증가함에 따른 electron current density

그림 5(a)는  $V_{read}$ 가 4V일 때 O/N/O와 O/N/F 구조에서 channel length가 증가함에 따른 electron current density이다. O/N/O 구조에서 channel length가 30nm, 60nm, 90nm 일 때 channel 후면의 electron current density가 더 높다. 하지만 channel length가 증가함에 따라 channel 전면과 후면의 electron current density 차이가 감소한다. O/N/F 구조의 channel length가 30nm, 60nm 일 때 current path가 후면에 형성된다. 하지만 channel length가 증가함에 따라 channel 후면

의 E-field가 집중되기 어렵기 때문에 channel length가 90nm 일 때 current path가 전면에 형성된다. 그림 5(b)는  $V_{read}$ 가 5V일 때 O/N/O와 O/N/F 구조에서 channel length가 증가함에 따른 electron current density이다. O/N/O 구조의 channel length가 30nm 일 때 current path가 후면에 형성된다. Channel length가 60nm 일 때 전면의 electron current density가 후면보다 높다. Channel length가 90nm 일 때 후면의 E-field가 집중되기 어렵기 때문에 current path가 전면에 형성된다. O/N/F 구조의 channel length가 60nm 일 때 electron current density가 후면이 높다. 하지만 channel length가 30nm, 90nm 일 때는 channel length가 증가함에 따라 후면 E-field가 집중되기 어렵고 polarization으로 인해 electron을 channel 전면으로 이동시키기 때문에 current path가 전면에 형성된다.




Fig. 6. Electric field as a function of increasing channel length when  $V_{read}$  is 5V in the O/N/F structure. 그림 6. O/N/F 구조에서  $V_{read}$ 가 5V일 때 channel length가 증가함에 따른 E-field

그림 6은 O/N/F 구조의 channel length가 증가함에 따른 E-field이다. O/N/F 구조의 channel length가 30nm와 90nm 일 때 전면의 E-field가 후면보다 높다. Channel length가 30nm 일 때 polarization으로 인해 후면보다 전면의 E-field가 높아진다. 반면에 channel length가 90nm 일 때 후면에 E-field가 집중되기 어려워져서 전면의 E-field가 후면보다 더 높다. 그림 5에서 channel length가 60nm 일 때 후면 electron current density가 전면과 유사하거나 약간 높음을 알 수 있다.

Channel length가 60nm 일 때 후면에 E-field가 집중되는데 O/N/F 구조에서 neighboring cell의  $V_{pass}$ 로 인한 E-field가 polarization으로 인해 증가한다. 따라서 O/N/F 구조의 channel length가 60nm인 경우 polarization으로 인한 후면 E-field 증가가 30nm일 때보다 크기 때문에 전면의 E-field와 차이가 작다. 그림 4와 그림 5를 비교하면 O/N/O 구조보다 O/N/F 구조에서 전면 current path가 더 효과적으로 형성된다.

### III. 결론

본 연구는 O/N/O 구조와 O/N/F 구조의 current path를 비교 분석했다. O/N/O 구조는 neighboring cell에서  $V_{pass}$ 에 의해 생성된 E-field가 channel 후면에서 집중되어 발생한 E-field로 인해 electron을 channel 후면으로 이동시켜 current path가 channel 후면에 형성된다. 그러나 O/N/F 구조는  $V_{read}$ 가 증가했을 때 ferroelectric material의 polarization이 증가하여 후면보다 전면의 E-field가 높아 electron을 전면으로 이동시키고 current path를 channel 전면에 형성시킨다. 또한 channel thickness와 channel length가 증가하면 후면의 E-field가 감소한다. Channel thickness를 증가시켜 비교했을 때 전면 electron current density 증가량은 O/N/O 구조에서 평균  $53.3A/cm^2$ 이고 O/N/F 구조에서 평균  $150A/cm^2$ 로 2.8배 차이가 난다. Channel length를 증가시켜 비교했을 때 전면 electron current density는 O/N/O 구조에서 평균 47.7%이고 O/N/F 구조에서 평균 65.4%로 O/N/F 구조가 17.7% 높다. O/N/O 구조보다 O/N/F 구조에서 전면 current path가 더 효과적으로 형성되는 것을 알 수 있다. 따라서 3D NAND Flash memory에서 ferroelectric material을 이용하여 read operation 중에 생기는 current path를 개선할 수 있다.

### References

[1] Jae-Min Sim, Myounggon Kang, and Yun-Heub Song, "A new read scheme for alleviating cell-to-cell interference in scaled-down 3D NAND flash memory," *Electronics* 9, no.11: 1775. 2020. DOI: 10.3390/electronics9111775

[2] M. Park, K. Kim, J. -H. Park and J. -H. Choi,

"Direct field effect of neighboring cell transistor on cell-to-cell interference of NAND flash cell arrays," in *IEEE Electron Device Letters*, vol.30, no.2, pp.174-177, 2009.

DOI: 10.1109/LED.2008.2009555.

[3] K. -T. Park, Myounggon Kang et al, "A zeroing cell-to-cell interference page architecture with temporary LSB storing and parallel MSB program scheme for MLC NAND flash memories," in *IEEE Journal of Solid-State Circuits*, vol.43, no.4, pp. 919-928, 2008. DOI: 10.1109/JSSC.2008.917558.

[4] Giuk Kim, Myounggon Kang, et al, "High performance ferroelectric field-effect transistors for large memory-window, high-reliability, high-speed 3D vertical NAND flash memory," *Journal of Materials Chemistry C*, 10.26: 9802-9812, 2022. DOI: 10.1039/D2TC01608G

[5] S Han, Y Jeong, H Jhon, Myounggon Kang, "Investigation of inhibited channel potential of 3D NAND flash memory according to word-line location," *Electronics*. 9(2): 268, 2020.

DOI: 10.3390/electronics9020268

[6] Beomsu Kim, Myounggon Kang. "Optimal bias condition of dummy WL for sub-block GIDL erase operation in 3D NAND flash memory," *Electronics*. 11(17): 2738, 2022.

DOI: 10.3390/electronics11172738

[7] C. Zambelli, R. Micheloni, S. Scommegna and P. Olivo, "First evidence of temporary read errors in TLC 3D-NAND flash memories exiting from an idle state," in *IEEE Journal of the Electron Devices Society*, vol.8, pp.99-104, 2020.

DOI: 10.1109/JEDS.2020.2965648.

[8] D. Son, J. Park and H. Shin, "Investigation and compact modeling of hot-carrier injection for read disturbance in 3-D NAND flash memory," in *IEEE Transactions on Electron Devices*, vol.67, no.7, pp.2778-2784, 2020.

DOI: 10.1109/TED.2020.2993772.

[9] I Ham, Y Jeong, SJ Baik, Myounggon Kang, "Ferroelectric polarization aided low voltage operation of 3D NAND flash memories," *Electronics*. 10(1): 38, 2021.

DOI: 10.3390/electronics10010038

[10] J. Lee, J. Lee, & Myounggon Kang, "The analysis of lateral charge migration at 3D-NAND flash memory by tapering and ferroelectric polarization," *Journal of IKEEE*, 25(4), 770-773, 2021. DOI: 10.7471/ikeee.2021.25.4.770

[11] S Choi, JK Jeong, Myounggon Kang, Y-h Song, "A novel structure to improve the erase speed in 3D NAND flash memory to which a cell-on-peri (COP) structure and a ferroelectric memory device are applied," *Electronics*. 11(13): 2038, 2022. DOI: 10.3390/electronics11132038

[12] D. Kang et al. "Analysis of the current path for a vertical NAND flash cell with program/erase states," *Semiconductor. Sci. Technol.* 31 2016, 035011. DOI: 10.1088/0268-1242/31/3/035011

[13] J. Kim, Myounggon Kang et al., "Modeling of Channel Current in Sub-threshold Region for Poly-Si based Macaroni Structure in 3D NAND Flash Memories," *Electron Devices Technology and Manufacturing Conference (EDTM), Singapore*, 2019, pp.200-202.

DOI: 10.1109/EDTM.2019.8731334.

[14] D. Ryu, I. Myeong, J. K. Lee, Myounggon Kang, J. Jeon and H. Shin, "Investigation of gate sidewall spacer optimization from OFF-state leakage current perspective in 3-nm node device," in *IEEE Transactions on Electron Devices*, vol.66, no.6, pp.2532-2537, 2019.

DOI: 10.1109/TED.2019.2912394.

[15] J. -M. Sim, Myounggon Kang and Y. -H. Song, "A novel program operation scheme with negative bias in 3-D NAND flash memory," in *IEEE Transactions on Electron Devices*, vol.68, no.12, pp.6112-6117, 2021.

DOI: 10.1109/TED.2021.3121648.

#### Jihwan Lee (Member)



2023 : BS degree in Electrical Engineering, Korea National University of Transportation.  
2023~2023 : Master's student, Korea National University of Transportation.

#### Jaewoo Lee (Member)



2022 : BS degree in Electrical Engineering, Korea National University of Transportation.  
2022~2023 : Master's student, Korea National University of Transportation.

#### Myounggon Kang (Member)



2003 : BS degree in Electrical Engineering, Chonbuk National University.  
2005 : MS degree in Electrical Engineering, Seoul National University.

2012 : PhD degree in Electrical Engineering, Seoul National University.

2015~2023 : Professor, Korea National University of Transportation.