

자기정렬구조를 갖는 칼코겐화물 상변화 메모리 소자의 전기적 특성 및 온도 분포

윤혜련¹, 박영삼², 이승윤¹ 

¹ 한밭대학교 신소재공학과

² 한국전자통신연구원(ETRI)

Electrical Characteristics of and Temperature Distribution in Chalcogenide Phase Change Memory Devices Having a Self-Aligned Structure

Hye Ryeon Yoon¹, Young Sam Park², and Seung-Yun Lee¹

¹ Department of Materials Science and Engineering, Hanbat National University, Daejeon 34158, Korea

² Electronics and Telecommunications Research Institute (ETRI), Daejeon 34129, Korea

(Received August 7, 2019; Revised September 5, 2019; Accepted September 11, 2019)

Abstract: This work reports the electrical characteristics of and temperature distribution in chalcogenide phase change memory (PCM) devices that have a self-aligned structure. GST (Ge-Sb-Te) chalcogenide alloy films were formed in a self-aligned manner by interdiffusion between sputter-deposited Ge and Sb₂Te₃ films during thermal annealing. A transmission electron microscopy-energy dispersive X-ray spectroscopy (TEM-EDS) analysis demonstrated that the local composition of the GST alloy differed significantly and that a Ge₂Sb₂Te₅ intermediate layer was formed near the Ge/Sb₂Te₃ interface. The programming current and threshold switching voltage of the PCM device were much smaller than those of a control device; this implies that a phase transition occurred only in the Ge₂Sb₂Te₅ intermediate layer and not in the entire thickness of the GST alloy. It was confirmed by computer simulation, that the localized phase transition and heat loss suppression of the GST alloy promoted a temperature rise in the PCM device.

Keywords: Chalcogenide, Alloy, Device, Structure, Film

1. 서론

칼코겐(chalcogen) 원소로 구성되는 칼코겐화물(chalcogenide) 합금 소재는 비휘발성 메모리 [1,2], 열전소자 [3], 태양전지 [4] 등 다양한 전자소자에 응용되어 사용되어 왔다. 상변화 메모리(phase change memory, PCM)는 기존의 플래시 메모리에 비해 속도가 빠른 장

점으로 인해 차세대 비휘발성 메모리로서 광범위하게 연구되고 있다 [2]. 열에너지에 의해 결정상과 비정질상 간에 가역적으로 전이되는 칼코겐화물의 특성은 상변화 메모리의 동작에 있어서 근간을 이룬다. 상변화 메모리에서 칼코겐화물의 상변화는 칼코겐화물 자체에 전류를 흐르게 하여 주울(joule) 열이 발생하도록 함으로써 유도된다. 상변화 메모리를 상용화하기 위해 해결해야 하는 여러 문제 중에서 중요한 것의 하나는 상변화 유도에 필요한 높은 프로그래밍 전류(programming current)이다. 결정상에서 비정질상으로 변하는 reset 동작 시 전류를 인가하여 melt-quenching 과정을 통해 결정상의 칼코겐화물을 비정질상으로 변화시키며, 이때 칼코겐화

✉ Seung-Yun Lee; sy_lee@hanbat.ac.kr

Copyright ©2019 KIEEME. All rights reserved.
 This is an Open-Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License (<http://creativecommons.org/licenses/by-nc/3.0>) which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.

물의 용해에 많은 열에너지가 필요하므로 높은 전류를 인가하여야 한다. 결국 상변화 메모리는 전하 저장방식의 메모리에 비해 전력 소모가 큰 단점이 존재하여 이를 해결하여야 한다. 프로그래밍 전류를 낮추기 위한 방안으로는 크게 두 가지 방식이 고려되고 있다. 하나는 칼코겐화물 소재의 물성을 개선하는 것이고, 다른 하나는 상변화 메모리 소자의 구조를 개선하는 것이다. 전자의 방식은 상변화 메모리에 적용되는 대표적인 칼코겐화물 소재인 Ge-Sb-Te (GST) 삼원계 합금의 조성을 변화시키거나 [5], GST 합금에 새로운 원소를 첨가하거나 [6] 또는 GST 합금과는 그 구성 원소가 다른 새로운 칼코겐화물 소재를 도입하여 [7] 프로그래밍 전류를 낮추는 것이다. 후자의 방식은 칼코겐화물의 온도 상승을 돕는 발열층을 추가하거나 [8] 칼코겐화물 자체에서 발생한 열의 소실(dissipation)을 억제하는 열 차단층을 추가하거나 [9] 또는 칼코겐화물 소재의 크기를 소형화하여 [10] 프로그래밍 전류를 낮추는 것이다. 칼코겐화물 소재의 소형화를 위해서는 정밀한 에칭 공정기술이 필요한데 이에 대한 대안으로서 칼코겐화물 구성 요소의 상호 확산을 통해 자기 정렬 방식(self-aligned manner)으로 칼코겐화물 합금을 형성하는 기술 [11]이 보고되었다. 이 기술을 적용하면 상변화 메모리의 프로그래밍 전류가 기존 구조의 경우에 비해 큰 폭으로 감소되거나 소자 구조 변화에 따른 칼코겐화물 소재의 온도 변화 거동에 대한 구체적인 인과관계는 아직 알려지지 않았다. 이에 본 연구에서는 상변화 메모리 소자를 제조하여 자기정렬 방식 도입에 의한 전류 감소 효과를 확인하고, 이러한 프로그래밍 전류 감소 현상과 칼코겐화물 소재의 온도 변화 거동의 직접적인 연관성을 시뮬레이션 실시 및 고찰을 통해 밝히고자 한다.

2. 실험 방법

그림 1은 시뮬레이션을 이용하여 reset 프로그래밍 전류 인가 시의 온도 분포를 비교하기 위해 고안된 두 종류(A 구조 및 B 구조)의 상변화 메모리 소자 단면도이다. 시뮬레이션과 더불어 두 종류의 상변화 메모리 소자를 반도체 공정을 이용하여 제작하고 그 특성을 분석하였다.

P-type Si <100> 웨이퍼 위에 습식 열산화 공정을 이용하여 650 nm 두께의 SiO₂ 막을 성장시켰다. 그 위에 60 nm 두께의 TiW 박막을 스퍼터 증착(sputter-deposition)을 이용하여 형성하고, A 구조 제작을 위




Fig. 1. Schematics of chalcogenide PCM devices: (a) structure A and (b) structure B.

해서는 TiN 박막을, B 구조 제작을 위해서는 Ge 박막을 각각 스퍼터 증착을 이용하여 형성하였다. TiN 박막과 Ge 박막의 두께는 모두 40 nm로 하였다. 층간 절연막 역할을 하는 100 nm 두께의 SiO₂ 박막을 plasma enhanced chemical vapor deposition을 이용하여 형성하고, 포토리소그래피(photolithography)와 건식 식각을 이용하여 SiO₂ 박막의 일부를 제거하여 0.5×0.5 μm² 크기의 콘택 홀(contact hole)을 형성하였다. A 구조의 경우 Ge₂Sb₂Te₅ 칼코겐화물 합금을, B 구조의 경우 Sb₂Te₃ 칼코겐화물 합금을 각각 100 nm의 두께로 증착하였다. 칼코겐화물 합금은 별도의 Ge, Sb 및 Te 타겟을 동시에 스퍼터링하여 증착하였고, 합금의 조성을 맞추기 위하여 타겟에 인가되는 전력을 조절하였다. 그 위에 50 nm 두께의 W 박막을 스퍼터 증착을 이용하여 형성하고 B 구조의 경우에는 N₂ 분위기, 350°C의 온도에서 1시간 동안 후속 열처리를 실시하였다. 열처리에 의해 Ge 박막과 Sb₂Te₃ 칼코겐화물 합금 박막 간에 상호 확산(interdiffusion)이 진행되며 결국 그림 1(b)와 같이 조성이 서로 다른 두 종류의 GST 합금이 자기 정렬 방식으로 형성된다. 그 위에 100 nm 두께의 W 박막을 스퍼터 증착을 이용하여 형성하고 N₂/H₂ 분위기, 350°C의 온도에서 20분 동안 후속 열처리를 실시하여 두 종류의 상변화 메모리 소자를 완성하였다.

Transmission electron microscopy (TEM) 및 energy dispersive X-ray spectroscopy (EDS)를 이용하여 제작된 상변화 메모리 소자를 관찰하고, 반도체 파라미터 분석기와 펄스 발생기를 사용하여 상변화 메모리 소자의 전류에 따른 저항 변화 특성을 조사하였다. 유한 요소 해석(finite element analysis, FEA)을 기반으로 하는 상용 Opera 3D FEA 소프트웨어를 이용하여 시뮬레이션을 실시하고 A 구조와 B 구조에서의 온도 분포를 비교 분석하였다. 표 1의 시뮬레이션에 필요한 소자 구성 소재의 물질 상수는 참고문헌

Table 1. Physical properties of various materials.

	Electrical conductivity ($\Omega^{-1} \cdot \text{m}^{-1}$)	Thermal conductivity ($\text{J}/\text{cm} \cdot \text{K} \cdot \text{s}$)	Specific heat ($\text{J}/\text{cm}^3 \cdot \text{K}$)	Density (g/cm^3)
GeSbTe	2.40×10^5 [GST(1)]	3.00×10^{-3} [GST(1)]	1.20	6.20
	3.30×10^5 [GST(2)]	4.13×10^{-3} [GST(2)]		
Ge	2.13	0.58	1.65	5.32
TiN	2.00×10^5	0.19	3.25	5.40
TiW	1.43×10^6	0.60	2.64	14.3
W	1.75×10^7	1.78	2.58	19.3
SiO ₂	1.00×10^{-14}	1.4×10^{-2}	3.10	2.33



[12-16]의 값을 사용하였다. GST 합금은 소자 제작 직후에 결정상을 가지므로 GST 합금의 전기전도도와 열전도도는 결정상의 값으로 하였다.

3. 결과 및 고찰

그림 2는 자기 정렬 방식으로 제작된 B 구조 상변화 메모리 소자의 단면 TEM 사진이다. 반도체 공정을 통해 그림 1(b)에 해당하는 미세구조의 소자가 완성되었다는 것을 확인할 수 있다. 또한 이 사진에서 칼코겐화물 합금이 콘택 홀을 공극(void)이 없이 매립하고 있고, 상변화 메모리 소자를 구성하는 개별 층들이 후속 열처리 공정 이후에도 균일한 두께를 유지하면서 적층되어 있는 것을 관찰할 수 있다.

그림 3은 그림 2의 a에서 f까지의 영역에 해당하는 EDS 스펙트럼이다. 그림 3(a)의 스펙트럼에서는 W 원소의 피크만 관찰되며, 이는 a 영역이 W층에 해당한다는 사실을 나타낸다. 그림 3(d)의 스펙트럼에서는 W 및 Ti 원소의 피크가 관찰되므로 d 영역은 TiW층임을 알 수 있다. 그림 3(b), 그림 3(c) 및 그림 3(e)의 스펙트럼에서는 Ge, Sb 및 Te 원소의 피크가 모두 관찰된다. 이러한 결과는 B구조에서 Sb₂Te₃ 및 Ge층이 후속 열처리를 실시하는 동안에 상호 확산을 통해 GST 삼원계 칼코겐화물 합금층으로 변화한다는 사실을 의미한다. 주목할 만한 것은 b, c 및 e 영역에서 3종류 원소 피크의 상대적인 강도이다.

후속 열처리 전에 Sb₂Te₃층이었던 b영역에서의 Ge 원소 피크의 강도는 c 영역과 e 영역에 비해 상대적으로

**Fig. 2.** Cross-sectional TEM image of a chalcogenide PCM device having a self-aligned structure (structure B).**Fig. 3.** EDS spectra obtained from (a) point a, (b) point b, (c) point c, (d) point d, (e) point e, and (f) point f in Fig. 2.

로 작기 때문에 b 영역은 Sb₂Te₃ 조성에 가까운 GST 합금 영역으로 생각된다. 한편, Ge-Sb₂Te₃ 이원계의 경우 300~400°C의 온도 범위에서 상호 확산과 반응을 통해 Ge₂Sb₂Te₅ 칼코겐화물 중간층(intermediate layer)이 형성된다고 알려져 있다 [17]. 따라서 상호 확산이 가장 활발하게 진행되는 Ge/Sb₂Te₃ 계면과 인접한 c 영역은 Ge₂Sb₂Te₅ 합금 영역으로 판단된다. 그림 3(e)의 스펙트럼에서는 그림 3(b)와 그림 3(c)에 비해서 Ge 원소 피크가 강하게 나타나면서 Sb 및 Te 원소 피크도 함께 관찰되므로 Sb 및 Te 원소는 Sb₂Te₃층으로부터

터 등방적으로 확산하여 수평방향으로도 GST 합금 영역이 생성된다는 사실을 알 수 있다. 한편, 콘택 홀 측벽으로부터 약 0.1 μm 떨어진 e 영역뿐만 아니라 0.3 μm 떨어진 f 영역에서도 그림 3(f)와 같이 상당한 양의 Sb 및 Te가 검출되기 때문에 그림 1(b)에서 GST(1)의 두께에 해당하는 수직 방향 확산 길이의 2.5배에 해당하는 0.1 μm 를 수평 방향 확산 길이로 하였다. 이러한 EDS 스펙트럼 결과는 그림 1의 GST(1) 및 GST(2) 영역을 각각 $\text{Ge}_2\text{Sb}_2\text{Te}_5$ 합금 영역과 $\text{Ge}_2\text{Sb}_2\text{Te}_5$ 에 비해 Ge 농도가 작은 Ge-deficient GST 합금 영역으로 단순화시키는 것이 타당하다는 것을 뒷받침한다. Ge-deficient GST 소재의 정확한 조성 및 물질 상수는 알려져 있지 않으므로 Sb_2Te_3 가 $\text{Ge}_2\text{Sb}_2\text{Te}_5$ 에 비해 2배 이상 큰 전기전도도와 열전도도를 갖는 것 [15,16]을 감안하여 표 1에서 GST(2)의 전기전도도와 열전도도는 GST(1)의 경우에 비해 약 1.4배라고 가정하고 나머지 물질상수는 동일하게 $\text{Ge}_2\text{Sb}_2\text{Te}_5$ 의 물질상수 값으로 하였다.

그림 4는 결정상에서 비정질상으로 변하는 reset 동작 시의 전류 변화에 따른 A 구조와 B 구조의 상변화 메모리 셀 저항 변화를 비교한 것이다. 상변화 메모리에 인가되는 전류가 증가할 때 처음에는 셀 저항이 일정하다가 reset 프로그래밍 전류에 도달하면 낮은 비저항의 결정상에서 높은 비저항의 비정질상으로 칼코겐화물의 상이 변화하여 셀 저항이 급격하게 증가되는 현상이 관찰된다. A 구조의 프로그래밍 전류는 약 10 mA인 반면에 B 구조의 프로그래밍 전류는 약 1.3 mA로 A구조에 비해 훨씬 작은 것을 알 수 있다. 이러한 프로그래밍 전류의 차이는 자기 정렬 방식으로 제작된 B 구조가 전력소모 측면에서 매우 유리한 구조임을 의미한다. 그림 5는 A 구조와 B 구조의 문턱 스위칭(threshold switching) [18] 거동을 비교한 그래프이다. 비정질상의 칼코겐화물 소재에 인가전압을 증가시키면 문턱 전압에 이르러서 높은 저항 상태에서 낮은 저항 상태로 일시적으로 변화하여(즉, 문턱 스위칭) 그림 5와 같은 S자 형태의 전류-전압 곡선이 얻어진다. A 구조와 B 구조의 문턱 전압은 각각 3.3 V와 0.9 V이며 이것은 문턱 전압이 상변화 칼코겐화물 합금의 두께에 비례하는 기존의 보고 [18]와 일치하는 결과이다. 즉, B 구조의 경우 전체 칼코겐화물 합금의 두께는 A 구조와 비슷하지만 상당 부분은 상변화하지 않으며 GST(1)을 포함하는 일부분에 한정되어 상변화가 일어난다는 사실을 의미한다.

칼코겐화물 합금에서 Ge 원소는 상변화 거동을 개선하는 역할을 하는데 [19] $\text{Ge}_2\text{Sb}_2\text{Te}_5$ 에 비해 Ge의




Fig. 4. Resistance vs current for chalcogenide PCM devices.




Fig. 5. Current vs voltage for chalcogenide PCM devices.

농도가 적은 $\text{Ge}_{16}\text{Sb}_{37}\text{Te}_{47}$ 과 같은 GST 합금은 상변화 특성을 갖지 않고 전류가 인가되어도 계속해서 낮은 저항상태를 유지하는 현상이 보고된 바 있다 [20]. 결국 B구조에서 GST(1) 영역에서만 상변화가 이루어진다는 추론이 가능하며, 그림 4와 같이 B 구조에서 프로그래밍 전류가 매우 작은 결과는 이러한 추론이 타당하다는 것을 입증한다.

그림 6은 5 mA의 동일한 크기의 전류를 인가하였을 때의 A 구조와 B 구조에서의 온도 분포를 비교한 시뮬레이션 결과로 B 구조의 GST 영역 온도가 A 구조에 비해 훨씬 높게 상승하는 것을 확인할 수 있다. 이러한 결과는 A 구조의 경우에는 전류에 의해 발생한 열이 상대적으로 열전도도가 큰 TiN/TiW 하부 전극을 통해 소실되는 반면에 B 구조에서는 자기 정렬 방식으로 생성된 하부 GST(1) 영역이 TiW 하부 전극으로의 열손실을 차단하여 나타난 것으로 판단된다.

결국 B 구조의 경우에는 GST(1) 영역에 국한하여 상




Fig. 6. Simulation results of temperature distributions of chalcogenide PCM devices and corresponding device structures.

변화가 발생하고 동일 전류 조건에서 GST 영역의 온도가 훨씬 높아지게 되므로 A 구조에 비해 상대적으로 작은 전류로도 melt-quenching 과정을 통한 reset 상변화가 유도될 것으로 예측된다. 그림 4의 구조에 따른 프로그래밍 전류의 차이는 이러한 실제 측정 결과와 시뮬레이션 결과가 잘 부합된다는 사실을 나타낸다.

4. 결론

자기 정렬 방식으로 상변화 메모리 소자를 제작하고, 전기적 특성과 미세구조를 분석하였다. 스퍼터 증착을 이용하여 콘택 홀을 Sb_2Te_3 박막으로 매립하고 후속 열처리를 실시하여 Sb_2Te_3 박막과 콘택 홀 하부에 위치한 Ge 박막의 상호 확산을 유발하고 GST 칼코겐화물 합금 영역을 형성하였다. 미세구조 분석을 통해 GST 합금의 조성이 소자 내의 위치에 따라 다르고 국부적으로 $Ge_2Sb_2Te_5$ 칼코겐화물 중간층이 형성된 것을 관찰하였다. 자기 정렬 방식으로 제작된 소자는 일반적인 소자에 비해 reset 프로그래밍 전류와 문턱 스위칭 전압이 큰 폭으로 감소하였다. 이러한 현상은 자기 정렬 방식으로 형성된 전체 GST 합금 영역 중에서 $Ge_2Sb_2Te_5$ 중간층에서만 제한적으로 상변화가 진행되어 나타나는 것이다. 전류 인가 시의 소자 내의 온도 분포 시뮬레이션을 실시하여 자기 정렬 방식으로 제작된 소자의 온도 상승이 칼코겐화물 합금의 제한적인 상변화 및 열손실 차단 효과에 의해 매우 용이함을 확인하였다.

ORCID

Seung-Yun Lee

<https://orcid.org/0000-0002-4435-0796>

REFERENCES

- [1] Y. Saito, S. Hatayama, Y. Shuang, S. Shindo, P. Fons, A. V. Kolobov, K. Kobayashi, and Y. Sutou, *Appl. Phys. Express*, **12**, 051008 (2019). [DOI: <https://doi.org/10.7567/1882-0786/ab1301>]
- [2] S. J. Baik, G. Kim, H. Horii, and D. H. Ahn, *Phys. Status Solidi A*, 1900196 (2019). [DOI: <https://doi.org/10.1002/pssa.201900196>]
- [3] Y. Shi, C. Sturm, and H. Kleinke, *J. Solid State Chem.*, **270**, 273 (2019). [DOI: <https://doi.org/10.1016/j.jssc.2018.10.049>]
- [4] M.A.A. Noman, M. J. Abden, and M. A. Islam, *2018 International Conference on Computer, Communication, Chemical, Material and Electronic Engineering (IC4ME2)* (IEEE, Rajshahi, Bangladesh, 2018) p. 1. [DOI: <https://doi.org/10.1109/IC4ME2.2018.8465494>]
- [5] Z. Wu, G. Zhang, Y. Park, S. D. Kang, H. K. Lyee, D. S. Jeong, J. H. Jeong, K. No, and B. K. Cheong, *Appl. Phys. Lett.*, **99**, 143505 (2011). [DOI: <https://doi.org/10.1063/1.3641470>]
- [6] K. S. Bang, Y. J. Oh, and S. Y. Lee, *J. Electron. Mater.*, **44**, 2712 (2015). [DOI: <https://doi.org/10.1007/s11664-015-3734-4>]
- [7] S. M. Yoon, N. Y. Lee, S. O. Ryu, K. J. Choi, Y. S. Park, S. Y. Lee, B. G. Yu, M. J. Kang, S. Y. Choi, and M. Wuttig, *IEEE Electron Device Lett.*, **27**, 445 (2006). [DOI: <https://doi.org/10.1109/LED.2006.874130>]
- [8] S. Y. Lee, S. M. Yoon, Y. S. Park, B. G. Yu, S. H. Kim, and S. H. Lee, *J. Vac. Sci. Technol. B*, **25**, 1244 (2007). [DOI: <https://doi.org/10.1116/1.2752515>]
- [9] C. Xu, Z. Song, B. Liu, S. Feng, and B. Chen, *Appl. Phys. Lett.*, **92**, 062103 (2008). [DOI: <https://doi.org/10.1063/1.2841655>]
- [10] G. Atwood and R. Bez, *2007 International Symposium on VLSI Technology, Systems and Applications (VLSI-TSA)*, (IEEE, Hsinchu, Taiwan, 2007) p. 1. [DOI: <https://doi.org/10.1109/VTSA.2007.378938>]
- [11] S. Y. Lee, S. Jung, S. M. Yoon, and Y. S. Park, *Jpn. J. Appl. Phys.*, **50**, 06GH03 (2011). [DOI: <https://doi.org/10.1143/JJAP.50.06GH03>]
- [12] H. K. Choi, N. W. Jang, H. S. Kim, S. H. Lee, and D. Y. Yi, *Journal of the Korean Society of Marine Engineering*, **33**, 131 (2009). [DOI: <https://doi.org/10.5916/jkosme.2009.33.1.131>]
- [13] Ioffe Institute, <http://www.ioffe.ru/SVA/NSM/Semicond/Ge/thermal.html>

- [14] S. Y. Lee, K. J. Choi, S. O. Ryu, S. M. Yoon, N. Y. Lee, Y. S. Park, S. H. Kim, S. H. Lee, and B. G. Yu, *Appl. Phys. Lett.*, **89**, 053517 (2006). [DOI: <https://doi.org/10.1063/1.2335363>]
- [15] D. Campi, L. Paulatto, G. Fugallo, F. Mauri, and M. Bernasconi, *Phys. Rev. B*, **95**, 024311 (2017). [DOI: <https://doi.org/10.1103/PhysRevB.95.024311>]
- [16] J. E. Boschker, X. Lü, V. Bragaglia, R. Wang, H. T. Grahn, and R. Calarco, *Sci. Rep.*, **8**, 5889 (2018). [DOI: <https://doi.org/10.1038/s41598-018-23221-9>]
- [17] E. K. Lee and S. Y. Lee, *Jpn. J. Appl. Phys.*, **57**, 081201 (2018). [DOI: <https://doi.org/10.7567/JJAP.57.081201>]
- [18] D. Adler, *J. Vac. Sci. Technol.*, **10**, 728 (1973). [DOI: <https://doi.org/10.1116/1.1318423>]
- [19] S. K. Pal, N. Chandel, and N. Mehta, *Dalton Trans.*, **48**, 4719 (2019). [DOI: <https://doi.org/10.1039/c8dt03729a>]
- [20] S. M. Yoon, K. J. Choi, N. Y. Lee, S. Y. Lee, Y. S. Park, and B. G. Yu, *Appl. Surf. Sci.*, **254**, 316 (2007). [DOI: <https://doi.org/10.1016/j.apsusc.2007.07.098>]