Journal of IKEEE (전기전자학회논문지)

Institute of Korean Electrical and Electronics Engineers (한국전기전자학회)
권호 표지
DOI QR코드

DOI QR Code

High-Frequency PSR-Enhanced LDO regulator Using Direct Compensation Transistor

직접 보상 트랜지스터를 사용하는 고주파 PSR 개선 LDO 레귤레이터

  • Yun, Yeong Ho (Dept. of Electronics Engineering, Kookmin University) ;
  • Kim, Daejeong (Dept. of Electronics Engineering, Kookmin University) ;
  • Mo, Hyunsun (Dept. of Electronics Engineering, Kookmin University)
  • Received : 2019.06.06
  • Accepted : 2019.06.28
  • Published : 2019.06.30
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, we propose a low drop-out (LDO) regulator with improved power-supply rejection (PSR) characteristics in the high frequency region. In particular, an NMOS transistor with a high output resistance is added as a compensation circuit to offset the high frequency noise passing through the finite output resistance of the PMOS power switch. The elimination of power supply noise by the compensating transistor was explained analytically and presented as the direction for further improvement. The circuit was fabricated in a $0.35-{\mu}m$ standard CMOS process and Specter simulations were carried out to confirm the PSR improvement of 26 dB compared to the conventional LDO regulator at 10 MHz.

본 논문에서는 고주파 영역에서의 전원잡음제거 (PSR) 특성이 개선된 low drop-out (LDO) 레귤레이터를 제안한다. 특히, PMOS 전력 스위치의 유한한 출력저항을 관통하는 고주파 전원잡음을 상쇄하기 위해 출력저항이 큰 NMOS 트랜지스터를 보상 회로로 추가하였다. 보상 트랜지스터에 의한 전원잡음제거는 해석적으로 설명하여 개선에 대한 방향을 제시하였다. $0.35{\mu}m$ 표준 CMOS 공정으로 회로를 제작하고 Spectre 시뮬레이션을 수행하여 10MHz에서 기존의 LDO 레귤레이터 대비 26dB의 PSR 개선을 확인하였다.

Keywords

JGGJB@_2019_v23n2_722_f0001.png 이미지

Fig. 2. Ripple paths of conventional LDO. 그림 2. 기존의 LDO 레귤레이터의 리플 경로

JGGJB@_2019_v23n2_722_f0002.png 이미지

Fig. 3. PSR for four ripple paths of conventional LDO. 그림 3. 기존의 LDO 레귤레이터의 4 가지 리플 경로에 대한 PSR 특성

JGGJB@_2019_v23n2_722_f0003.png 이미지

Fig. 4. Schematic of proposed LDO regulator. 그림 4. 제안하는 LDO 레귤레이터의 회로도

JGGJB@_2019_v23n2_722_f0004.png 이미지

Fig. 5. Voltage-boosting circuit for the compensation NMOS transistor. 그림 5. 보상 NMOS 트랜지스터의 게이트 전압 부스팅 회로

JGGJB@_2019_v23n2_722_f0005.png 이미지

Fig. 6. Small signal equivalent circuit of proposed LDO. 그림 6. 제안하는 LDO 레귤레이터의 소신호 등가회로

JGGJB@_2019_v23n2_722_f0006.png 이미지

Fig. 7. PSR simulation of proposed LDO. 그림 7. 제안하는 LDO 레귤레이터의 전원 잡음 제거 시뮬레이션

JGGJB@_2019_v23n2_722_f0007.png 이미지

Fig. 8. Stability simulation of proposed LDO. 그림 8. 제안하는 LDO 레귤레이터의 안정성 시뮬레이션

JGGJB@_2019_v23n2_722_f0008.png 이미지

Fig. 9. Load regulation simulation of proposed LDO 그림 9. 제안하는 LDO 레귤레이터의 부하 레귤레이션 특성 시뮬레이션

JGGJB@_2019_v23n2_722_f0009.png 이미지

Fig. 10. Line regulation simulation of proposed LDO. 그림 10. 제안하는 LDO 레귤레이터의 라인 레귤레이션 특성 시뮬레이션

JGGJB@_2019_v23n2_722_f0010.png 이미지

Fig. 1. Block diagram of typical power management system. 그림 1. 일반적인 전력 관리 시스템의 블록 다이어그램

Table 1. Perpormance summary of the proposed LDO 표 1. 제안하는 LDO 레귤레이터의 성능 요약

JGGJB@_2019_v23n2_722_t0001.png 이미지

References

  1. Byuncho choi, "Fundamentals of PWM Dc-to-Dc Power Conversion," 2ed ed, Young Publishing Co., vol.1, pp.67-152, 2010.
  2. Chenchang Zhan and Wing-Hung Ki, "Output Capacitor-Free Adaptively Biased Low-Dropout Regulator for System-on-Chips," IEEE Transactions on Circuits and System-I : Regulator Papers, vol.57, No.5, 2010. DOI: 10.1109/EDSSC.2010.5713774
  3. Huei-Sheng Jhung, Jia-Hui Wang, Sheng-Wen Lai, Chien-Hung Tsai, "A High PSR over Wideband Frequency Range Low Dropout Voltage Regulator," The 2010 International Conference on Green Circuits and Systems, pp.508-511, 2010. DOI: 10.1109/ICGCS.2010.5543010
  4. Mohamed El-Nozahi, Ahmed Amer, Joselyn Torres, Kamran Entesari, and Edgar Sanchez-Sinencio, "High PSR Low Drop-Out Regulator With Feed-Forward Ripple Cancellation Technique," IEEE Journal of Solid-State Circuits, vol.45, No.3, 2010. DOI: 10.1109/JSSC.2009.2039685
  5. Edward N. Y. Ho, Philip K. T. Mok, "Wide-Loading-Range Fully Integrated LDR With a Power-Supply Ripple Injection Filter," IEEE Transactions on Circuits and Systems II: Express Briefs, vol.59, No.6, 2012. DOI: 10.1109/TCSII.2012.2195061
  6. Chenchang Zhan and Wing-Hung Ki, "Analysis and Design of Output-Capacitor-Free Low-Dropout Regulators With Low Quiescent Current and High Power Supply Rejection," IEEE Transactions on Circuits and System- I:Regulator Papers, vol.61, No.2, 2014. DOI: 10.1109/TCSI.2014.2300847
  7. S. K. hoon, S. Chen. F. Maloberti. J. Chen, and B. Aravind, "A Low Noise, High Power Supply Rejection Low Dropout Regulator for Wireless System-on-Chip Applications," Proceedings of the IEEE 2005 Custom Integrated Circuits Conference, pp.754-757, 2005. DOI: 10.1109/CICC.2005.1568779
  8. J. Chen, and X. Xi, "Low dropout voltage regulator with improved power supply rejection ratio," U.S. Patent 6 541 946 BI, 2003.