DOI QR코드

DOI QR Code

Sub-GHz 근거리 무선통신을 위한 0.18 μm CMOS 전력증폭기

0.18 μm CMOS Power Amplifier for Subgigahertz Short-Range Wireless Communications

  • 투고 : 2018.07.24
  • 심사 : 2018.10.13
  • 발행 : 2018.11.30

초록

본 논문은 $0.18{\mu}m$ CMOS 공정을 이용한 Sub-GHz 근거리 무선통신을 위한 전력증폭기 설계에 관한 내용이다. 가상접지 노드를 용이하게 형성하며, 출력전력을 키울 수 있는 차동구조로 설계하였으며, breakdown으로 인한 문제를 최소화하기 위하여 cascode 구조로 설계하였다. 또한 출력전력과 Power Added Efficiency(PAE)가 최대가 되도록 트랜지스터 게이트 폭을 결정하고, matching network으로 인한 손실이 최소화하기 위해 EM simulation을 통하여 balun을 최적화하였다. 제작된 전력증폭기는 크기가 $2.14mm^2$이며, 860~960 MHz의 주파수 범위에서 49.5 dB 이상의 이득과 26.7 dBm의 최대출력을 가지며, 최대효율은 20.7 %이다.

A power amplifier for subgigahertz short-range wireless communication using $0.18-{\mu}m$ CMOS technology is presented. It is designed as a differential structure to form easily a virtual ground node, to increase output power, and to design a cascode structure to prevent breakdown. The transistor gate width was determined to maximize the output power and power-added efficiency(PAE), and the balun was optimized through electromagnetic simulation to minimize the loss caused by the matching network. This power amplifier had a gain of more than 49.5 dB, a saturation power of 26.7 dBm, a peak PAE of 20.7 % in the frequency range of 860 to 960 MHz, and a chip size of $2.14mm^2$.

키워드

JJPHCH_2018_v29n11_834_f0001.png 이미지

그림 1. Sub-GHz CMOS 전력증폭기 회로도 Fig. 1. Schematic of the Sub-GHz CMOS power amplifier.

JJPHCH_2018_v29n11_834_f0002.png 이미지

그림 2. 설계된 transformer의 EM 구조 및 크기 Fig. 2. EM structure and size of designed transformers.

JJPHCH_2018_v29n11_834_f0003.png 이미지

그림 3. 반사 손실의 시뮬레이션 결과 Fig. 3. Simulation results of the return loss.

JJPHCH_2018_v29n11_834_f0004.png 이미지

그림 4. 이득의 시뮬레이션 결과 Fig. 4. Simulation results of the gain.

JJPHCH_2018_v29n11_834_f0005.png 이미지

그림 5. 최대출력전력과 PAE의 시뮬레이션 결과 Fig. 5. Simulation results of the saturation power and the PAE.

JJPHCH_2018_v29n11_834_f0006.png 이미지

그림 6. 제작된 Sub-GHz CMOS 전력증폭기 칩 사진 Fig. 6. Microphotograph of the Sub-GHz CMOS power amplifier.

JJPHCH_2018_v29n11_834_f0007.png 이미지

그림 7. 제작이 완료된 Sub-GHz CMOS 전력증폭기 측정용 보드 Fig. 7. Measurement board of the Sub-GHz CMOS power amplifier.

JJPHCH_2018_v29n11_834_f0008.png 이미지

그림 8. 입력 반사 손실의 측정 결과 Fig. 8. Measurement results of the input return loss.

JJPHCH_2018_v29n11_834_f0009.png 이미지

그림 9. 출력 반사 손실의 측정 결과 Fig. 9. Measurement results of the output return loss.

JJPHCH_2018_v29n11_834_f0010.png 이미지

그림 10. 이득의 측정 결과 Fig. 10. Measurement results of the gain.

JJPHCH_2018_v29n11_834_f0011.png 이미지

그림 11. 최대출력전력과 PAE의 시뮬레이션 결과 Fig. 11. Measurement results of the saturation power and the PAE.

JJPHCH_2018_v29n11_834_f0012.png 이미지

그림 12. EVM의 측정 결과 Fig. 12. Measurement results of the EVM.

표 1. Sub-GHz 대역 무선통신 기술 표준 Table 1. Standards of Sub-GHz band wireless communication.

JJPHCH_2018_v29n11_834_t0001.png 이미지

표 2. 전력증폭기 성능 비교 Table 2. Comparison of power amplifier.

JJPHCH_2018_v29n11_834_t0002.png 이미지

참고문헌

  1. W. Sun, M. Choi, and S. Choi, "IEEE 802.11ah: A long range 802.11 WLAN at Sub 1 GHz," Journal of ICT Standardization, vol. 1, no. 1, pp. 83-108, Jul. 2013. https://doi.org/10.13052/jicts2245-800X.115
  2. B. Kim, D. Lee, S. Hong, and M. Park, "A multi-band CMOS power amplifier using reconfigurable adaptive power cell technique," IEEE Microwave and Wireless Components Letters, vol. 26, no. 8, pp. 616-618, Aug. 2016. https://doi.org/10.1109/LMWC.2016.2585569
  3. D. Chowdhury, P. Reynaert, and A. M. Niknejad, "Design considerations for 60 GHz transformer-coupled CMOS power amplifiers," IEEE Journal of Solid-State Circuits, vol. 44, no. 10, pp. 2733-2744, Oct. 2009. https://doi.org/10.1109/JSSC.2009.2028752
  4. B. Francois, P. Reynaert, "A fully integrated watt-level linear 900 MHz CMOS RF power amplifier for LTE applications," IEEE Transactions on Microwave Theory and Techniques, vol. 60, no. 6, pp. 1878-1885, Jun. 2012. https://doi.org/10.1109/TMTT.2012.2189411
  5. J. Javidan, M. Atarodi, and H. C. Luong, "High power amplifier based on a transformer type power combiner in CMOS technology," IEEE Transactions on Circuits and Systems II: Express Briefs, vol. 57, no. 11, pp. 838-842, Nov. 2010. https://doi.org/10.1109/TCSII.2010.2082890
  6. J. Han, Y. Kim, C. Park, D. Lee, and S. Hong, "A fully integrated 900 MHz CMOS power amplifier for mobile RFID reader applications," in IEEE Radio Frequency Integrated Circuits(RFIC) Symposium, San Francisco, CA, Jun. 2006.