

환원된 그래핀 산화물을 보호 층으로 적용한 4H-SiC 표면 거칠기 향상 연구

Improvement of 4H-SiC surface morphology using r-GO as a capping layer

성민제*, 김성준*, 김홍기*, 강민재*, 이남석*, 신훈규*

Min-Je Sung*, Seongjun Kim*, Hong-Ki Kim*, Min-Jae Kang*,
Nam-suk Lee*, Hoon-Kyu Shin*

Abstract

We investigated the improvement of surface roughness and states after high temperature annealing using reduced-graphene oxide (r-GO) capping layer on ion-implanted 4H-SiC epitaxial layer. The specification of the 4H-SiC wafer grown on n-type 4° off-axis 4H-SiC was 10 μm-thick and n-type epitaxial layer with a dose of $1.73 \times 10^{15} \text{ cm}^{-2}$. The n⁺ region were formed by multiple nitrogen ion-implantations and r-GO capping layer was produced by spray coating method. AFM measurements revealed that RMS value of the sample capped with r-GO was tenfold decrease compared to the sample without r-GO capping. The improvement of surface states was also verified by the improvement of leakage current level.

요약

본 연구에서는 이온주입된 4H-탄화규소(SiC) 에피 층 위에 환원된 그래핀 산화물 (r-GO)을 보호 층으로 적용하여 고온 열처리 공정 중 발생하는 표면 거칠기 악화를 개선하였다. 실험에 사용된 4H-SiC 에피 층은 4° off-axis n-형 4H-SiC 기판 위에 10 μm 두께로 성장되었다. n⁺-형 4H-SiC 층을 제공하기 위해 $1.73 \times 10^{15} \text{ cm}^{-2}$ 농도의 질소를 고온·고에너지 이온주입 공정으로 주입하였고, 보호 층으로 사용한 r-GO는 스프레이 코팅 방식으로 4H-SiC 층 위에 형성하였다. r-GO를 보호 층으로 적용한 결과, 적용하지 않은 시료에 비해 고온 열처리 후 표면 거칠기 (RMS)가 10배 개선되었으며, 전기적 측정으로 추출한 누설 전류를 통해 표면 거칠기 개선으로 표면 상태가 완화되었음을 확인하였다.

Key words : 4H-SiC, r-GO, Ion-implantation, activation annealing, Surface roughness

* National Institute for Nanomaterials Technology, Pohang University of Science and Technology(POSTECH)

★ Corresponding author

E-mail : shinhk@postech.ac.kr, Tel : +82-54-279-0202

※ Acknowledgment

This research was supported by GRDC Program through the National Research Foundation funded by the MSIT of Korea (NRF-2017K1A4A3013716) and was supported by the Development of 1200V Trench SiC MOSFET for EV and New Renewable Energy (10080300) funded By the Ministry of Trade, Industry & Energy (MOTIE) of Korea.

Manuscript received Dec. 7, 2018; revised Dec. 22, 2018; accepted Dec. 23, 2018

This is an Open-Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License (<http://creativecommons.org/licenses/by-nc/3.0>) which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.

I. 서론

탄화규소 (SiC)는 넓은 에너지 밴드갭, 높은 임계 전계, 우수한 열전도 특성으로 인해 고전력·고주파 전기소자 분야에서 각광받는 차세대 물질이다. 위와 같은 장점으로 인해 SiC 기반 소자는 실리콘 (Si) 기반 소자 대비 고내압, 고성능화 및 낮은 소비전력의 특징을 가지고 있으며 모듈화 하였을 때 칩 면적이 작아지고 발열 문제를 최소화 할 수 있다 [1]. 한편, SiC는 1800 °C의 초고온에서도 불순물 (Dopant)의 확산율 (Diffusion Rate)이 너무 낮기 때문에 SiC 기반 소자는 고온·고에너지 이온주입 기술을 사용하여 제조된다. 이온 주입의 경우, n-형 SiC 영역을 형성하기 위해 질소(N)를 주입하고 p-형 SiC 영역을 위해 보론(B) 혹은 알루미늄(Al) 이온을 주입한다.

주입 된 불순물이 적합한 원자와의 치환을 위해 높은 활성화 에너지가 필요하며 일반적으로 1600~1800 °C에서 20~30분의 열처리 공정으로 에너지를 공급한다. 그러나 고온 열처리 공정은 Si 혹은 SiC 증발로 인해 표면의 거칠기를 증가시키고, 이로 인해 표면 상태 밀도 (D_{it} : Surface States Density)의 증가를 유발한다 [2]. 이러한 표면 거칠기 악화와 표면 상태 밀도 증가로 인해 SiC 적용 소자의 캐리어 이동도가 저하되어 전체 저항을 증가시킨다. 현재까지 고온 열처리 공정을 진행하는 동안 SiC 표면을 보호하기 위해 주로 포토레지스트를 이용한 방법이 사용되었으나, 보호 층으로 사용 후 제거하는 공정 도중 표면에 추가적인 플라즈마 데미지를 입힐 수 있는 단점이 있다 [2].

표면 추가 데미지 없이 표면 거칠기를 개선시킬 수 있는 대안은 4H-SiC의 표면과 유사한 원자구조를 가진 2차원 벌집구조 물질을 보호 층으로 적용하는 방법이다. 선행 연구에서는 그래핀 (Graphene)/SiO₂ 구조에서 SiO₂를 그래핀과 동일한 표면 구조를 보이는 육방정계-붕소질화물 (*h*-BN)로 교체하였을 때, 표면 거칠기 및 표면 상태를 효과적으로 개선하여 향상된 고주파 특성을 보고하였다 [3]. 하지만 4H-SiC 물질에 이를 적용하여 표면 조도를 향상시키는 연구는 현재까지 전무하다.

따라서 본 연구에서는 2차원 벌집구조 물질인 r-GO (Reduced-Graphene Oxide)를 보호 층으로 적용하여 표면 거칠기를 개선하는 한편, 표면 상태

밀도가 완화되는 효과를 쇼트키 다이오드로 제작하여 확인하였다.

II. 본론

1. 실험 방법

본 연구에서는 4° off-axis 된 4H-SiC 기판 위에 10 μm 두께의 n-형 4H-SiC ($N=7 \times 10^{15} \text{ cm}^{-3}$)에피 층을 성장한 웨이퍼를 사용하였다. 웨이퍼는 이온 주입 이전에 H₂SO₄:H₂O₂=3:1 용액으로 10분, NH₄OH:H₂O:H₂O=1:1:5 용액으로 10분, 그리고 BOE(Buffered Oxide Etchant)로 1분 동안 세정하였고, 사용된 화학 용액은 초순수로 제거하였다. n⁺-형 SiC 영역을 형성하기 위해 질소 이온을 이용하여 고온·고에너지 이온주입 공정을 수행하였다. 질소 이온은 500 °C 온도 분위기에서 총 주입량이 $1.73 \times 10^{15} \text{ cm}^{-2}$ 가 되도록 3회에 걸쳐 주입되었다 [1단계: 20 keV, $2.8 \times 10^{14} \text{ cm}^{-2}$; 2단계: 35 keV, $5.5 \times 10^{14} \text{ cm}^{-2}$; 3단계: 80 keV, $9.0 \times 10^{14} \text{ cm}^{-2}$].




Fig. 1. HR-SEM images of the SiC surface annealed (a) without r-GO and (b) with r-GO capping layer.
그림 1. r-GO 보호 층 적용 (a) 유/ (b) 무에 대한 SiC 표면 고해상도 주사전자현미경 이미지

보호 층으로 활용하기 위한 GO는 Hummer's method를 기반으로 합성하였으며, 질소가 주입된 웨이퍼 위에 airbrush 장비를 이용하여 스프레이 코팅 방식으로 도포하였다. GO가 도포된 SiC 웨이퍼는 수소 분위기의 금속유기화학기상증착기(MOCVD : Metal organic chemical vapor deposition)에서 700 °C 온도 하에 열처리하여 GO를 환원시켰다 [4].

이후 r-GO가 보호 층으로 적용된 웨이퍼(A 샘플)와 r-GO로 표면을 보호하지 않은 웨이퍼(B 샘플)에 주입된 불순물을 활성화시키는 고온 열처리 공정을 1700 °C에서 30분 동안 진행하였다. 열처리 후 A 샘플은 BOE에 10분 동안 담궈 r-GO 보호 층을 제거하고, A, B 샘플을 초순수, boiling 아세톤, boiling IPA (Isopropyl Alcohol)로 각각 5분 동안 세정하였다. 고해상도 주사 전자 현미경(HR-SEM : High Resolution-Scanning Electron Microscope)과 원자간 힘 현미경(AFM : Atomic Force Microscope)을 이용하여 표면 거칠기 특성을 분석하였다.

표면 상태 밀도를 분석하기 위해 쇼트키 다이오드를 제작하였다. 샘플 바닥면에 200 nm 두께의 니켈 (Ni) 금속을 DC 스퍼터링 시스템으로 증착한 후 1050 °C/N₂ 분위기에서 1분 동안 금속 열처리하여 오믹 전극을 형성했다. 이온주입 된 표면에 쇼트키 전극을 형성하기 위해 전자빔 증착기를 이용하였다. 쇼트키 전극은 Ni을 150 nm 두께로 증착하였고, Shadow 마스크를 이용하여 200 μm 지름의 원형으로 형성하였다. 제작 된 소자는 파라미터 분석기(HP 4156A)를 이용하여 측정하였다.

2. 결과 및 고찰

질소 이온이 주입 된 4H-SiC에 r-GO를 보호 층으로 적용한 후, 고온 활성화 열처리 공정을 진행함에 따라 표면 조도가 개선된 결과를 확인하기 위해 두 샘플(A, B 샘플)의 표면 상태를 HR-SEM으로 관찰하였다. 그림 1(a)는 r-GO를 보호 층으로 적용한 A 샘플, 그림 1(b)는 보호 층 없이 열처리를 진행한 B 샘플의 표면 이미지이다. r-GO 보호 층을 적용하지 않은 B 샘플의 경우 고온 열처리 공정 후 마치 선형으로 식각 한 것과 같이 표면에 명확한 홈들이 발생하였다 (그림 1(b)). 반면 A 샘플의 표면에도 홈들이 관찰되었으나 B 샘플에 비해 홈의 크기가 최대 수 μm 크기로 발생한 것을 보아

r-GO 보호 층을 적용하여 표면 조도가 개선된 것을 확인 할 수 있었다.




Fig. 2. 3-dimensional AFM images of the SiC surface annealed (a) without r-GO and (b) with r-GO capping layer.

그림 2. r-GO 보호 층 적용 (a) 유/ (b) 무에 대한 SiC 표면 3차원 원자간 힘 현미경 이미지

r-GO 보호 층 적용으로 개선된 표면 거칠기를 정량적으로 분석하기 위해 AFM 분석을 진행하였다. 그림 2(a)와 (b)는 A, B 두 샘플에 대한 3차원 AFM 이미지이다. AFM 결과로부터 r-GO 보호 층을 적용함에 따라 향상된 표면 조도 특성을 확인할 수 있다. AFM 측정으로부터 표면 거칠기 (RMS)를 측정한 결과, A 샘플의 경우 2.4 nm로 B 샘플에서 측정된 수치인 24.4 nm에 비해 약 1/10 수준으로 감소하였다. SiC 표면 조도의 개선은 육방정계 SiC 결정 구조와 비슷한 벌집구조 물질인 r-GO를 보호 층으로 적용한 결과이다. SiC는 1400 °C 이상의 고온에서 열처리를 할 경우, 표면 Si 원자가 외부로 빠져나가 그림 2(b)와같이 “Step bunching”을 형성한다. 특히 SiC 표면의 C-C 결합, Si-Si 결합, dangling 결합과 같이 다양한 표면 상태가 존재하

는 영역은 Si 원자 손실이 더욱 가속화된다. r-GO의 벌집구조로 분포된 탄소 원자는 앞서 언급된 표면 상태들의 활성화를 효과적으로 억제하여 표면 거칠기를 개선시킨 것으로 추정된다 [3].




Fig. 3. J-V curves of Ni/4H-SiC Schottky diodes annealed with (solid circle) r-GO and without (open circle) r-GO capping layer.

그림 3. r-GO 보호 층 적용 유 (꼭찬 원형)/무 (빈 원형)에 대한 Ni/4H-SiC 쇼트키 다이오드 전류밀도-전압 특성

표면 거칠기의 악화는 표면 상태 밀도 (surface state density)를 증가시켜 소자에서 캐리어의 이동을 방해한다. 캐리어 이동도의 감소는 소자에 부하되는 저항을 증가시켜 소자 동작 특성을 저하시킨다. 표면 상태는 소자의 다양한 특성에 영향을 미치고 있으며, 다이오드로 제작하였을 경우에는 역방향 누설전류 특성을 통해 표면 상태의 변화를 간접적으로 확인할 수 있다 [5]. 따라서 r-GO 보호 층을 적용한 경우 표면 상태 밀도가 개선되었음을 확인하기 위해 A, B 샘플을 활용해 쇼트키 다이오드를 제작하고 그에 대한 역방향 누설전류 특성을 확인하였다. 그 결과 r-GO를 적용한 A 샘플의 역방향 누설전류 밀도는 r-GO를 적용하지 않은 B 샘플에 비해 약 10배 감소한 것을 확인하였다 ($\sim 10^{-3} \rightarrow \sim 10^{-4} \text{ A/cm}^2$). 결론적으로 SiC에 r-GO를 고온 열처리 위한 보호 층으로 적용할 경우 표면 거칠기 뿐 만 아니라 표면 상태 밀도도 동시에 개선되었다.

III. 결론

본 연구에서는 4H-SiC에 고온 열처리 공정 동안 2차원 벌집구조 물질인 r-GO를 보호 층으로 적용

하여 SiC의 표면 거칠기 및 표면 상태 밀도를 개선하였다. 고온 열처리 공정을 후, r-GO 보호 층을 적용한 SiC의 표면 거칠기와 표면 상태 밀도는 r-GO를 적용하지 않은 SiC에 비해 약 1/10 수준으로 감소하였다. 이는 동일한 표면 구조를 가진 r-GO와 4H-SiC의 접촉이 SiC 표면에 존재하는 다양한 표면 상태들이 열처리로 인해 활성화 되는 것을 억제하였기 때문에 유도된 결과로 보인다. 결과적으로 r-GO를 SiC 위에 보호 층으로 적용할 경우, 증착 및 제거 공정이 용이한 장점이 있는 한편, 표면 거칠기와 표면 상태 밀도를 개선시키는 효과를 도출할 수 있다.

References

- [1] S. Dimitrijević, "SiC Power MOSFETs: The Current Status and the Potential for Future Development," *Proc. IEEE MIEL 2017*, pp.29-34, 2017. DOI:10.1109/MIEL.2017.8190064
- [2] L. Liu, C. Jiao, Y. Xu, G. Liu, L. C. Feldman, S. Dhar, "The Influence of SiC/SiO₂ Interface Morphology on the Electrical Characteristics of SiC MOS Structures," *Conf.: IEEE WIPDA 2014*, pp.103-106, 2014. DOI:10.1109/WIPDA.2014.6964633
- [3] H. Wang, T. Taychatanapat, A. Hsu, K. Watanabe, T. Taniguchi, P. Jarillo-Herrero, T. Palacios, "BN/Graphene/BN Transistors for RF Applications," *IEEE Elect. Dev. Lett.*, vol.32, no.9, pp.1209-1211, 2011. DOI:10.1109/LED.2011.2160611
- [4] B. D. Ryu, J.-H. Hyung, M. Han, G.-S. Kim, N. Han, K. B. Ko, K. K. Kang, T. V. Cuong, C.-H. Hong, "Long-term Stability of Si-organic Hybrid Solar Cells with a Thermally Tunable Graphene Oxide Platform," *RCS Adv.*, vol.6, no.76, pp.72342-72350, 2016. DOI:10.1039/C6RA12441K
- [5] Y. Chen, K. Zhang, M. Cao, S. Zhao, J. Zhang, X. Ma, Y. Hao, "Study of Surface Leakage Current of AlGaN/GaN High Electron Mobility Transistors," *Appl. Phys. Lett.*, vol.104, no.15, p. 153509, 2014. DOI:10.1063/1.4871736