Journal of the Microelectronics and Packaging Society (마이크로전자및패키징학회지)

The Korean Microelectronics and Packaging Society (한국마이크로전자및패키징학회)
권호 표지
DOI QR코드

DOI QR Code

A Study on Threshold Voltage Degradation by Loss Effect of Trapped Charge in IPD Layer for Program Saturation in a MLC NAND Flash Memory

멀티레벨 낸드 플래쉬 메모리 프로그램 포화 영역에서의 IPD 층에 트랩된 전하의 손실 효과에 의한 문턱 전압 저하 특성에 대한 연구

  • Choi, Chae-Hyoung (Division. of Electronics & Information Engineering, Yeungnam University College) ;
  • Choi, Deuk-Sung (Division. of Electronics & Information Engineering, Yeungnam University College) ;
  • Jeong, Seung-Hyun (Division. of Electronics & Information Engineering, Yeungnam University College)
  • 최채형 (영남이공대학교 전자정보계열) ;
  • 최득성 (영남이공대학교 전자정보계열) ;
  • 정승현 (영남이공대학교 전자정보계열)
  • Received : 2017.08.18
  • Accepted : 2017.09.28
  • Published : 2017.09.30
Download PDF
⟨ Previous Next ⟩

Abstract

This research scrutinizes the data retention characteristics of the MLC NAND Flash Memory instigated by the loss effect of trapped charge when the memory is in the state of program saturation. It is attributed to the threshold voltage saturation phenomenon which engenders an interruption to the linear increase of the voltage in the memory cell. This phenomenon is occasioned by the outflow of the trapped charge from the floating gate to the control gate, which has been programmed by the ISPP (Incremental Step Pulse Programming), via Inter-Poly Dielectric (IPD). This study stipulates the significant degradation of thermal retention characteristics of threshold voltage in the saturation region in contrast to the ones in the linear region. Thus the current study evaluates the data retention characteristics of voltage after the program with a repeated reading test in various measurement conditions. The loss effect of trapped charge is found in the IPD layer located between the floating gate and the control gate especially in the nitride layer of the IPD. After the thermal stress, the trapped charge is de-trapped and displays the impediment of the characteristic of reliability. To increase the threshold saturation voltage in the NAND Flash Memory, the storage ability of the charge in the floating gate must be enhanced with a well-thought-out designing of the module in the IPD layer.

본 연구에서는 멀티 레벨 플래쉬 메모리 셀의 프로그램 포화영역에서 트랩된 전하 손실 효과에 의한 데이터 보유 특성에 대한 연구를 진행하였다. Incremental Step Pulse Programming(ISPP) 방식에 의한 전압 인가 시 셀의 문턱 전압은 선형적으로 증가하다 일정 수준 이상의 전압에 도달하면 더 이상 증가 하지 않는 현상을 문턱 전압 포화 현상이라고 한다. 이는 프로그램 시 플로팅 게이트에 축적된 전하가 Inter-Poly Dielectric(IPD) 층을 통해 컨트롤 게이트로 빠져 나가는 것에 원인이 있다. 본 연구는 열적 스트레스에 의한 문턱 전압의 보유 특성이 선형 영역에서보다 포화 영역에서 심각하게 저하되는 현상의 원인규명에 대한 연구이다. 이를 평가하기 위해 프로그램 후 데이터 보유(data retention) 특성 평가 및 반복 읽기 측정을 진행하였다. 또한 여러 가지 측정 패턴을 이용한 측정 조건 분리 실험을 통해 검증하였다. 그 결과 포화 영역에서의 문턱 전압 저하 특성의 원인은 포화 시 가해진 높은 전압에 의해 플로팅 게이트와 컨트롤 게이트 사이의 인터 폴리 절연막 IPD 층의 질화막에 트랩된 전자의 손실 효과인 것으로 나타났다. IPD 층의 질화막에 전하 트랩 현상이 발생하고 열적 스트레스가 가해진 후 트랩된 전하가 다시 빠져 나오면서 문턱 전압의 저하가 발생하고 이는 소자의 신뢰성에 나쁜 영향을 미친다. 낸드 플래쉬 메모리 셀의 프로그램 포화 영역 문턱 전압을 증가시키기 위해서는 질화막에 트랩된 전하의 손실을 고려하여 플로팅 게이트의 전하저장 능력을 향상시켜야 하며 IPD 막에 대한 주의 깊은 설계가 필요하다.

Keywords

References

  1. J. D. Lee, S. H. Hur, and J. D. Choi, "Effects of floating-gate interference on NAND flash memory cell operation", IEEE Electron Device Lett., 23(5), 264 (2002). https://doi.org/10.1109/55.998871
  2. M. Park, K. Kim, J. H. Park, and J. H. Choi, "Direct field effect of neighboring cell transistor on cell-to-cell interference of NAND flash cell arrays", IEEE Electron Device Lett., 30(2), 174 (2008). https://doi.org/10.1109/LED.2008.2009555
  3. T. Hara, K. Fukuda, K. Kanazawa, N. Shibata, K. Hosono, H. Maejima, M. Nakagawa, T. Abe, M. Kojima, M. Fujiu, Y. Takeuchi, Y. Takeuchi, K. Amemiya, M Morooka, T. Kamei, H. Nasu, C.-M. Wang, K. Sakurai, N. Tokiwa, H. Waki, T. Maruyama, S. Yoshikawa, M. Higashitani, T. D. Pham, Y. Fong, and T. Watanabe, "A 146-mm/ sup 2/ 8-gb multi-level NAND flash memory with 70-nm CMOS technology", IEEE J. Solid-State Circuits, 41(1), 161 (2005).
  4. H. Kurata, K. Otsuga, A. Kotabe, S. Kajiyama, T. Osabe, Y. Sasago, S. Narumi, K. Tokami, S. Kamohara, and O. Tsuchiya, "The impact of random telegraph signals on the scaling of multilevel Flash memories", in Proc. Symp. VLSI Circuits, 112 (2006).
  5. C. M. Compagnoni, R. Gusmeroli, A. S. Spinelli, A. L. Lacaita, M. Bonanomi, and A. Visconti, "Statistical model for random telegraph noise in Flash memories", IEEE Trans. Electron Devices, 55(1), 388 (2008). https://doi.org/10.1109/TED.2007.910605
  6. A. Ghetti, C. M. Compagnoni, A. S. Spinelli, and A. Visconti, "Comprehensive analysis of random telegraph noise instability and its scaling in deca-nanometer flash memories", IEEE Trans. Electron Device, 56(8), 1746 (2009). https://doi.org/10.1109/TED.2009.2024031
  7. J. Seo, K. Han, T. Youn, H. Heo, S. Jang, J. Kim, H. Yoo, J. Hwang, C. Yang, H. Lee, B. Kim, E. Choi, K. Noh, B. Lee, B. Lee, H. Chang, S. Park, K. Ahn, S. Lee, J. Kim, and S. Lee, "Highly reliable M1X MLC NAND flash memory cell with novel active air-gap and p+ poly process integration technologies", in IEDM Tech. Dig., 76 (2013).
  8. K. T. Park, M. Kang, D. Kim, S.-W. Hwang, B. Y. Choi, Y.- T. Lee, C. Kim, and K. Kim, "A zeroing cell-to-cell interference page architecture with temporary LSB storing and parallel MSB program scheme for MLC NAND flash Memories", IEEE J. Solid-State Circuits, 43(4), 919 (2008). https://doi.org/10.1109/JSSC.2008.917558
  9. D. S. Choi, S. U. Choi, and S. K. Park, "Study of data retention characteristics with surrounding cell's state in a MLC NAND Flash Memory", Journal of the Institute of Electronics Engineers of Korea, 50(4), 999 (2013).
  10. J. D. Lee, J. H. Choi, D. G. Park, and K. N. Kim, "Effects of interface trap generation and annihilation on the data retention characteristics of flash memory cells", Trans. Electron Device, IEEE, 4(1), 110 (2004).
  11. D. S. Choi, and S. K. Park, "Mechanism of Threshold voltage widening in sub-30 nm MLC NAND Flash cells after erase/ write cycling", Journal of the Korean Physical Society, 59(4), 2821 (2011). https://doi.org/10.3938/jkps.59.2821
  12. M. F. Beug, N. Chan, T. Hoehr, L. Mueller Meskamp, and M. Specht, "Investigation of program saturation in scaled interpoly dielectric floating-gate memory devices", IEEE Trans. Electron Devices, 56(8), 1698 (2009). https://doi.org/10.1109/TED.2009.2024020
  13. D. Wellekens, J. D. Vos, J. V. Houdt, and K. V. D. Zanden, "Optimization of $Al_2O_2$ interpoly dielectric for embedded flash memory applications", in Proc. Joint NVSMW/ICMTD, 12 (2008).
  14. K. Seol, H. Kang, J. Lee, H. Kim, B. Cho, D. Lee, Y. Choi, N. Ju, C. Choi, S. Hur, J. Choi, and C. Chung, "A new floating gate cell structure with a silicon-nitride cap layer for sub- 20 nm NAND flash memory", in Proc. Symp. VLSI Technology, 127 (2010).
  15. L. Breuil, J. Lisoni, P. Blomme, G. V. D. Bosch, and J. V. Houdt, "A Novel Multilayer Inter-Gate Dielectric Enabling Up To 18V Program / Erase Window For Planar NAND Flash", Memory Workshop (IMW), 68 (2013).
  16. C. S Pan, K. Wu, and G. Sery, "Physical origin of long-term charge loss in floating-gate EPROM with an interpoly oxidenitride- oxide stacked dielectric", IEEE Electron Device Lett., 12(2), 51 (1991). https://doi.org/10.1109/55.75700
  17. C. H. Liu, Y. M. Lin, Y. Sakamoto, R. J. Yang, D. Y. Yin, P. J. Chiang, H. C. Wei, C. Y. Ho. S. H. Chen, H. P. Hwang, C. H. Hung, S. Pittikoun, and S. Aritome, "A novel Multi- Nitridation ONO interpoly dielectric (MN-ONO) for highly reliable and high performance NAND Flash memory", International Symposium on VLSI Technology, Systems and Applications, (VLSI-TSA), 35, IEEE (2009).
  18. Y. W. Park, J. D. Lee, S. S. Cho, G. Y. Jin, and E. S. Jung, "Scaling and reliability of NAND flash devices", IEEE International Reliability Physics Symposium, 2E.1.1 (2014).