DOI QR코드

DOI QR Code

DRAM이 임베디드 프로세서의 성능에 끼치는 영향

Effects of DRAM in The Embedded Processor Performance

  • 이종복 (한성대학교 전자정보공학과)
  • Lee, Jong-Bok (Department of Electronics & Information Engineering, Hansung University)
  • 투고 : 2017.08.16
  • 심사 : 2017.08.31
  • 발행 : 2017.08.31

초록

현재, 특정한 응용분야에 적합하도록 설계된 임베디드 시스템이 가전제품, 스마트폰, 자율주행 자동차, 로봇, 공장제어 등의 분야에 광범위하게 쓰이고 있다. 아울러, 임베디드 시스템을 구성하는 임베디드 프로세서의 성능에 지대한 영향을 미치는 DRAM의 중요성이 날로 증가되어, DRAM에 대한 연구가 산업계와 학계에서 활발하게 진행되고 있다. 모의실험을 통하여 임베디드 프로세서의 성능을 평가할 때 신뢰할만한 결과를 얻기 위하여, 보다 정확한 DRAM 모델을 갖추는 것이 중요하다. 본 논문에서는 이것을 위하여, DRAM 시뮬레이터와 연동할 수 있는 임베디드 프로세서 모의실험기를 개발하였다. 그리고, MiBench 임베디드 벤치마크를 입력으로, 싸이클 단위로 정확하게 동작하는 DRAM 모델이 임베디드 프로세서의 성능에 끼치는 영향을 분석하였다.

Currently, embedded systems designed for specific applications are used extensively in consumer electronics, smart phones, autonomous vehicles, robots, and plant control, etc. In addition, the importance of DRAM, which has a great influence on the performance of an embedded processor constituting an embedded system, has been increasing day by day, and research on DRAM has been actively conducted in industry and academia. Therefore, it is important to have a more accurate DRAM model in order to obtain reliable results when evaluating the performance of an embedded processor through simulation. In this paper, we developed an embedded processor simulator capable of interworking with a DRAM simulator. We also analyzed the influence of the DRAM model, which operates correctly on a cycle-by-cycle basis, on the performance of the embedded processor by using the MiBench embedded benchmark.

키워드

참고문헌

  1. J. Balfour et. al, "An Energy-Efficient Processor Architecture for Embedded Systems," IEEE Computer Architectures, Vol. 7, No. 1, June 2008.
  2. P. Rosenfeld et al. "DRAMSim2: A Cycle Accurate Memory System Simulator," IEEE Computer Architecture Letters, 2011.
  3. Y. Kim et al. "A Case for Exploiting Subarray-Level Parallelism (SALP) in DRAM," ISCA, 2012.
  4. D. Lee et al. "Tiered-Latency DRAM : A Low Latency and Low Cost DRAM Architecture," HPCA, 2013.
  5. M. R. Guthaus, J. S. Ringenberg, D. Ernest, T. M. Austin, T. Mudge, and R. B. Brown, "MiBench: A free, commercial representative embedded benchmark suite," Workload Characterization, pp. 3-14, December 2001.
  6. Y. Kim, W. Yang, and O. Mutlu, "Ramulator : A Fast and Extensible DRAM Simulator," IEEE Computer Architecture Letters, 2015.
  7. J. Lee, "A Study of Trace-driven Simulation for Multi-core Processor Architectures," Journal of The Institute of Internet, Broadcasting and Communication, Vol. 12, No. 3, pp. 9-13, June 2012. https://doi.org/10.7236/JIWIT.2012.12.3.9
  8. T. Austin, E. Larson, and D. Ernest, "SimpleScalar : An Infrastructure for Computer System Modeling," Computer, Vol. 35, No. 2, pp. 59-67, February 2002. https://doi.org/10.1109/2.982917
  9. JEDEC, JESD79-3 DDR3 SDRAM Standard, June 2007.