

# 빠른 응답 특성을 가지는 Average Current Mode Control 설계 기법 연구

박해찬<sup>1</sup>, 김일송<sup>†</sup>

## Average Current Mode Control Technique Having Fast Response

Hae-Chan Park<sup>1</sup> and Il-Song Kim<sup>†</sup>

### Abstract

A novel current control technique with fast response and application in an unbalanced system is proposed in this paper. Contrary to the conventional PI and dead-beat current control techniques, the proposed method is adopted to the valley current mode control (VCMC) and average current mode control (ACMC) methods to overcome the phase delay caused by conventional methods. The advantages of the proposed system are simplicity of structure and ease of implementation. The VCMC and ACMC methods are established and applied to the buck converter, boost converter, three-phase PWM converter, and three-phase inverter. The control performances of the proposed systems are shown by computer simulations and verified by experimental results.

**Key words:** Valley current mode control, Average current mode control, PI control, Dead-beat control

### 1. 서 론

전류제어기는 전력변환시스템의 발생시점부터 오랫동안 연구되어 온 고전분야이며 현재도 많은 연구가 이루어지고 있다. 일반적으로 많은 토폴로지에 사용하기 편하고 쉬운 비례 적분(Proportional-Integral : PI)제어를 사용한다. P 제어는 기준 신호와 현재 신호 사이의 오차 신호에 적당한 비례상수 이득을 곱해서 만들고 I 제어는 오차 신호를 적분하여 제어 신호를 만드는 적분 제어를 비례 제어에 병렬로 연결해 사용하는 방법이 PI 제어다. 또한 이와 유사한 Dead-beat 제어를 디지털 제어 시스템에서는 많이 사용한다. Dead-beat 제어는 P 게인 이득과 I 게인 이득을 실시간으로 기준치 신호와 현재 신호를 비교하여 1 샘플링 기간내에 현재 신호가 기준치 신호와 오차가 0 이 될 수 있도록 제어한다. PI 제어와

Dead-beat 제어는 I 게인의 이득이 위상 지연된 값으로 제어가 되므로 실제 DSP와 같은 마이크로프로세서에서는 위상지연을 가지게 된다. 또한 PI 제어와 Dead-beat 제어는 교류를 제어하지 못하는 단점이 있다. 그래서 3상 플랜트의 경우 D-Q 변환과 역변환의 계산과정을 거쳐서 듀티를 계산한다. 이와 같은 계산과정은 저가형 프로세서의 경우 부담이 될 수 있다.

3상 계통(Grid)이 입력이거나 출력일 경우 각 상 전압이 동일하지 않는 언밸런스 시스템(unbalance system)으로 D-Q 변환을 수행할 경우 리플이 발생하여 제어 특성이 나빠지게 된다. 일반적으로 언밸런스 시스템의 경우 데드비트 제어와 같은 D-Q 변환방식을 이용하기 보다는 각 상을 독립적으로 제어하는 방법이 제어 측면에서는 더 적합하다.

따라서 본 논문에서는 DC/DC 양방향 벡-부스트 컨버터와 3상 양방향 컨버터를 대상으로 Dead-beat 제어의 효과를 가지면서 P 게인의 이득만 사용하고 각 상의 전류를 독립적으로 제어할 수 있는 Average 전류제어 방법을 제시한다.

### 2. Valley 와 Average 전류제어 개념

Valley 제어는 그림 1과 같이 인덕터에 흐르는 전류

Paper number: TKPE-2017-22-3-7

Print ISSN: 1229-2214 Online ISSN: 2288-6281

<sup>†</sup> Corresponding author: iskim@ut.ac.kr, Dept. of Electrical Eng. Korea Nat'l Univ. of Transportation  
Tel: +82-43-841-5142 Fax: +82-43-841-5140

<sup>1</sup> Dept. of Electrical Eng., Korea Nat'l Univ. of Transportation  
Manuscript received Oct. 25, 2016; revised Nov. 18, 2016;  
accepted Feb. 5, 2017




Fig. 1. Inductor current on valley current mode control.




Fig. 2. Inductor current on average current mode control.

과형이 주어진 기준치 전류의 크기보다 위에서 흐르도록 제어하는 기법을 의미한다. 반면에 그림 2와 같이 인덕터에 흐르는 전류 값의 맥동을 계산하여 기준치 전류 값이 인덕터에 흐르는 전류의 평균값이 되도록 수치적으로 계산한 값으로 제어하는 방식을 Average 제어라고 한다. 본 논문에서는 삼각파의 시작점에서 PWM 한 주기에 한번 Sampling하여 제어한다.

### 3. DC/DC 벅-부스트 컨버터 전류 제어

그림 3은 배터리를 연결한 DC/DC 양방향 벅-부스트 컨버터다. 배터리 충전 시에는 전류가 DClink에서 배터리로 흐르고 벅 컨버터로 동작한다. 그러므로 DClink가 입력(input)이 되고 배터리가 출력(output)이 된다. 이때 스위치 sw2는 항상 off 상태(sw2 = diode)를 유지하고 sw1만 스위칭(on-off) 동작한다. 벅컨버터로 동작시 식 (1)과 같이 표현되며 한 주기( $T_s$ )동안 인덕터의 평균 전압은 식 (2)과 같이 표현된다. 시비율  $d = T_{on}/T_s$ 로 정의되며 이때 한 주기 동안  $V_{DClink}$  과  $V_b$  는 일정하다고 가정한다.

$$\begin{aligned} \text{sw1-on, } V_{DClink} &= V_L + V_b \rightarrow V_L = V_{DClink} - V_b \quad (1) \\ \text{sw1-off, } V_L &= -V_b \end{aligned}$$

$$\begin{aligned} V_{L,average}[n] &= (V_{DClink} - V_b)d[n] - V_b(1-d[n]) \quad (2) \\ &= V_{DClink}d[n] - V_b \end{aligned}$$




Fig. 3. DC/DC bi-directional converter.

식 (2)를  $d[n]$ 으로 정리하면 식 (3)와 같이 표현할 수 있다.

$$d[n] = \frac{V_{L,average}[n]}{V_{DClink}} + \frac{V_b}{V_{DClink}} \quad (3)$$

인덕터의 평균전압은 식 (4)로 표현된다.

$$V_{L,average}[n] = L \frac{I_{ref}[n] - I_L[n]}{T_s} \quad (4)$$

식 (3)와 식 (4)를 연립하면 식 (5)가 되고 벅 컨버터에서 Valley 전류 모드 제어(Valley Current Mode Control : VCMC)의 듀티  $d$ 가 된다.

$$d[n]_{valley} = \frac{L(I_{ref}[n] - I_L[n])}{V_{DClink}T_s} + \frac{V_b}{V_{DClink}} \quad (5)$$

식 (5)의 듀티값을 인가하면 그림 1과 같이 실제 인덕터 전류의 최소값이 기준전류로 유지되는 제어기법이 Valley 모드 전류 제어이다.

벅 컨버터의 Average 전류 제어 모드 제어(Average Current Mode Control : APMC)방법은 식 (6)과 같이 전류의 평균을 구해서 계산하는 방법이다.

$$I_{err} = I_{ref} - \frac{1}{T_s} \int_0^{T_s} I_L \cdot dt \quad (6)$$

식 (6)을 계산 하면 식 (7)과 같이 표현되고  $d[n]$ 은 식 (8)로 볼 수 있다.

$$\begin{aligned} &\frac{1}{T_s} \int_0^{T_s} I_L \cdot dt \quad (7) \\ &= \frac{1}{T_s} \int_0^{d[n]T_s} [I_L + (\frac{V_{DClink}}{L} - \frac{V_b}{L})t] \cdot dt \\ &+ \frac{1}{T_s} \int_{d[n]T_s}^{T_s} [I_L + (\frac{V_{DClink}}{L} - \frac{V_b}{L})d[n]T_s - \frac{V_b}{L}t] \cdot dt \end{aligned}$$

$$d[n] \approx \frac{V_b}{V_{DClink}} \quad (8)$$

식 (7)과 식 (8)를 연립하여 정리하고 식 (5)에 대입하면 식 (9)과 같이 표현되고 벡 컨버터에서 ACMC의 듀티가 된다.

$$d[n]_{average} = \frac{L(I_{err}[n] - \frac{(V_b V_{DClink} - V_b^2) T_S}{2L V_{DClink}})}{V_{DClink} T_S} + \frac{V_b}{V_{DClink}} \quad (9)$$

식 (9)의 듀티값을 인가하면 그림 2과 같이 실제 인덕터 전류의 평균값이 기준전류로 유지되는 제어기법이 average 모드 전류 제어이다.

그림 3에서 배터리 방전 시에는 부스트 컨버터로 동작하고 전류가 배터리에서 DCLink로 흐른다. sw1은 항상 off 상태(sw1 = diode)이고 sw2만 스위칭 동작을 한다. 부스트 컨버터로 동작시 인덕터의 평균 전압을 구하면 다음과 같이 표현된다.

$$\begin{aligned} sw2-on, \quad V_L &= V_b \\ sw2-off, \quad V_b &= V_L + V_{DClink} \rightarrow V_L = V_b - V_{DClink} \\ V_{L,average}[n] &= (V_b - V_{DClink})(1-d[n]) + V_b d[n] \quad (10) \\ &= V_{DClink} d[n] - V_{DClink} + V_b \end{aligned}$$

부스트 컨버터도 벡 컨버터와 마찬가지로 계산할 수 있다. 식 (10)을 d[n]으로 정리하면 식 (11)과 같이 표현할 수 있다.

$$d[n] = \frac{V_{L,average}[n]}{V_{DClink}} + (1 - \frac{V_b}{V_{DClink}}) \quad (11)$$

인덕터 평균전압은 (12)와 같이 표현된다.

$$V_{L,average}[n] = L \frac{I_{ref}[n] - I_L[n]}{T_S} \quad (12)$$

식 (11)와 식 (12)를 연립하면 식 (13)과 같이 나타내어지고 부스트 컨버터 VCMC의 듀티가 된다.

$$d[n]_{valley} = \frac{L(I_{ref}[n] - I_L[n])}{V_{DClink} T_S} + (1 - \frac{V_b}{V_{DClink}}) \quad (13)$$

부스트 컨버터에서 ACMC의 듀티를 구하기 위해 전류의 평균식을 구하면 방법은 식 (14)과 같이 전류의 평균을 구한다.

$$I_{err} = I_{ref} - \frac{1}{T_S} \int_0^{T_S} I_L \cdot dt \quad (14)$$

TABLE I  
Bi-DIRECTIONAL CONVERTER PARAMETER

Parameter	Value	
Circuit Parameter	Inductance	2.4 [mh]
	Switching frequency	15.36 [kHz]
Buck Operation	DCLink Voltage	600 [V]
	Battery Voltage	380[V]
Boost Operation	DCLink Capacitor	2400 [uF]
	R	50 [Ω]




Fig. 4. PSIM DC/DC bi-directional buck-boost converter structure

식 (14)을 계산 하면 식 (15)와 같이 표현되고 d[n]은 식 (16)로 볼 수 있다.

$$\begin{aligned} \frac{1}{T_S} \int_0^{T_S} I_L \cdot dt \quad (15) \\ = \frac{1}{T_S} \int_0^{d[n]T_S} [I_L + \frac{V_b}{L} t] \cdot dt \\ + \frac{1}{T_S} \int_{d[n]T_S}^{T_S} [I_L + \frac{V_b}{L} d[n]T_S - (\frac{V_b}{L} - \frac{V_{DClink}}{L}) t] \cdot dt \\ d[n] \approx 1 - \frac{V_b}{V_{DClink}} \quad (16) \end{aligned}$$

식 (15), (16)를 연립하고 식 (11)에 대입하면 식 (17)과 같이 표현되고 이것이 ACMC의 듀티가 된다.

$$d[n]_{average} = \frac{L(I_{err}[n] - \frac{(V_b^2 - V_b V_{DClink}) T_S}{2L V_{DClink}})}{V_{DClink} T_S} + (1 - \frac{V_b}{V_{DClink}}) \quad (17)$$

PWM(Pulse Width Modulation)파형 발생은 듀티와 삼각파의 비교를 통해 듀티가 삼각파보다 큰 부분이 on 이 되고 작은 부분이 off가 된다. 이때 삼각파의 종류는 업 카운트(up-count), 다운 카운트(down-count), 업-다운 카운트(up-down count)가 있다. 일반적으로 컨버터에서는 up-count 삼각파를 사용하고 있다.




Fig. 5. VCMC waveform of buck converter using up count.




Fig. 6. ACMC waveform of buck converter using up count.




Fig. 7. VCMC waveform of boost converter using up count.






Fig. 8. ACMC waveform of boost converter using up count.


표 1에 DC/DC 양방향 컨버터에 사용되는 파라미터들을 표시하였고 그림 4에 DC/DC 양방향 벡-부스트 컨버터를 PSIM으로 시뮬레이션한 그림이다. 벡 컨버터로 VCMC와 ACMC로 시뮬레이션을 수행한 결과를 그림 5, 6에 나타내었다. 그림 5, 6은 기준치 전류를 10 [A]로 일정하게 신호를 보내고 up count 삼각파를 사용한 벡 컨버터 VCMC와 ACMC의 인덕터 전류파형이다. VCMC에서는 실제 인덕터 전류가 기준치 전류보다 위에서 흘러서 기준치 전류보다 큰 약 12 [A]의 전류가 인덕터에 흐르고 있다. VCMC의 단점인 오차를 줄이기



(a) up count



(b) up-down count



(c) down count

Fig. 9. Current waveform position according to triangular wave on operating VCMC.

없이기 위해 수치적으로 계산하여 실제 전류의 평균이 기준치 전류와 같아지게 제어한 ACMC를 사용한 벡 컨버터 인덕터 전류파형이 그림 6에 나타나 있다. 그림에서 보이는 것과 같이 실제 전류의 평균과 기준치 전류가 같음을 확인할 수 있다.

부스트 컨버터의 VCMC와 ACMC 동작을 그림 7, 8에 나타내었다. 그림 7과 8에 보면 벡 컨버터의 경우와 동일하게 제어가 되는 것을 확인할 수 있다.

VCMC의 듀티식을 PWM 모듈레이션 삼각파의 up count, down count 혹은 up-down count에 적용할 경우 기준 전류와 인덕터 전류 파형을 그림 9에 나타내었다. up count의 경우 기준 전류가 실제 전류의 하한에 위치하는 VCMC의 파형을 보여주고 있고, up-down의 경우 기준 전류가 실제 전류의 중간에 위치하는 ACMC의 파형을, down count의 경우 상한에 위치하는 파형을 보여주고 있다.

따라서 ACMC은 식 (9), (17) 대신에 VCMC 듀티 계산식인 식 (5), (13)을 사용하고 PWM 모듈레이션 삼각파를 up-down count로 설정하면 ACMC의 효과를 얻을 수 있다.




Fig. 10. 3-phase bi-directional converter operation.

### 4. 3상 양방향 컨버터/인버터 전류 제어

3상 양방향 인버터/컨버터의 경우, 교류 전류를 제어하기 위해 up-down count를 기본적으로 사용하기 때문에 그림 9.(b)에 보이는 것과 같이 VCMC가 ACMC가 된다. Grid로부터 전력을 공급받으면 3상 PWM 컨버터로 동작하고 DClink에서 Grid(혹은 출력 Capacitor)로 전력을 공급하면 3상 인버터로 동작하는 토폴로지로서 +/-를 오가는 교류 전류를 극성에 따른 직류로 보고 전류의 흐름을 확인하면 그림 10과 같이 전류의 흐름을 표시할 수 있다.

3상 PWM 컨버터와 3상 인버터는 VCMC를 적용할 경우 a상, b상 그리고 c상을 각각 제어해야 된다. 그림 10.(a)는 sw3 : on, sw4 : off, 그림 10.(b)는 sw3 : off, sw4 : on인 상태에서 전류의 흐름을 나타낸 것이다.

3상 인버터로 동작 경우 a상의 on/off상태의 인덕터 전압을 표시한 것이 식 (18), (19)이다.

$$\begin{aligned}
 &sw3, sw6 : on, \\
 &V_{an} = V_L + \frac{V_{DClink}}{2} \rightarrow V_L = V_{an} - \frac{V_{DClink}}{2} \\
 &sw4, sw5 : off, \\
 &V_{an} = V_L - \frac{V_{DClink}}{2} \rightarrow V_L = \frac{V_{DClink}}{2} + V_{an}
 \end{aligned} \tag{18}$$

$$\begin{aligned}
 V_{L,average}[n] &= (V_{an} - \frac{V_{DClink}}{2})d[n] + (\frac{V_{DClink}}{2} + V_{an})(1-d[n]) \\
 &= -V_{DClink}d[n] + \frac{V_{DClink}}{2} - V_C
 \end{aligned} \tag{19}$$

인덕터 평균전압은 식 (20)으로 표현된다.

$$V_{L,average}[n] = L \frac{I_{ref}[n] - I_L[n]}{T_S} \tag{20}$$

식 (19)와 식 (20)을 연립하고  $d[n]$ 으로 정리하면 식 (21)과 같이 표현되며 3상 PWM 컨버터에서 VCMC의 듀티가 된다.

$$d[n]_{valley} = -\frac{L(I_{ref}[n] - I_L[n])}{V_{DClink}T_S} + \frac{1}{2} + \frac{V_{an}}{V_{DClink}} \tag{21}$$

3상 인버터는 그림 10에서 DClink에서 Grid로 전류가 흘러가는 경우이며, a상의 on/off상태의 인덕터 전압을 표시한 식이 (22)이고 식 (23)은 인덕터 평균전압이다.

$$\begin{aligned}
 &sw3, sw6 : on, \\
 &\frac{V_{DClink}}{2} = V_L + V_{an} \rightarrow V_L = -V_{an} + \frac{V_{DClink}}{2} \\
 &sw4, sw5 : off, \\
 &\frac{V_{DClink}}{2} = -V_L - V_{an} \rightarrow V_L = -(\frac{V_{DClink}}{2} + V_{an})
 \end{aligned} \tag{22}$$

$$\begin{aligned}
 V_{L,average}[n] &= (\frac{V_{DClink}}{2} - V_C)d[n] - (V_{DClink} + V_C)(1-d[n]) \\
 &= V_{DClink}d[n] - \frac{V_{DClink}}{2} - V_C
 \end{aligned} \tag{23}$$

식 (23)을  $d[n]$ 으로 정리하면 식 (24)과 같이 표현되고 3상 인버터에서 VCMC의 듀티가 된다.

$$\begin{aligned}
 d[n]_{valley} &= \frac{V_{L,average}[n]}{V_{DClink}} + \frac{1}{2} + \frac{V_C}{V_{DClink}} \\
 &= \frac{L(I_{ref}[n] - I_L[n])}{V_{DClink}T_S} + \frac{1}{2} + \frac{V_C}{V_{DClink}}
 \end{aligned} \tag{24}$$

표 2에 3상 양방향 컨버터/인버터에 사용되는 파라미터들을 정리하였다.

그림 11은 표 2를 참고하여 PSIM으로 설계한 3상 양방향 컨버터이다. 인버터의 경우 DClink 전압이 600 [V]로 일정하게 주어지고 Grid 대신 25 [ $\Omega$ ] 부하로 구성되었고, 컨버터의 경우 380V 교류 전원과 150 [ $\Omega$ ] 부하로 구성되었다.

그림 12.(a), (b)는 3상 인버터 VCMC에서 up-down count 삼각파를 사용했을 때 3상 인덕터의 전류파형이다. 기준치 전류는 상전류 실효치 10 [A]의 크기를 선정하여 실험하였다. 그림 12.에서 보이는 것과 같이 실제 전류의 평균이 기준치 전류여서 AVMC처럼 동작하는 것을 확인할 수 있다.

TABLE II  
3-PHASE CONVERTER/INVERTER PARAMETERS

Parameter		Value
Circuit Parameter	Inductance	2.4 [mh]
	Switching frequency	15.36 [KHz]
Converter Operation	Phase Voltage of Grid	220 [ $V_{rms}$ ]
	DLink Capacitor	2400 [uF]
	R	150 [ $\Omega$ ]
Inverter Operation	DLink Input Voltage	600 [V]
	Output Capacitor	200 [uF]
	R	25 [ $\Omega$ ]




Fig. 11. PSIM 3-phase inverter schematic.




Fig. 12. VCMC waveform of 3-phase inverter using up count.




Fig. 13. VCMC waveform of 3-phase PWM converter using up count.

그림 11에서 저항 부하를 선간 전압 380 [V] 3상 교류 전원으로 교체하고 DLink단에 커패시터 2400[uF]와 저항 150 [ $\Omega$ ]을 연결한 3상 PWM 컨버터(rectifier) 동작 파형이 그림 13에 나타나 있다. Up-down count 삼각파를 사용하므로 VCMC를 적용하여 0.5초 이후에 기준치 전류를 실효치 값 15 [A]에서 20 [A]로 변경하여 전류 제어 성능을 확인하였다. 그림 13.(a)와 (b)를 보면 실제 인덕터에 흐르는 전류의 평균이 기준치 전류와 같아서 ACMC로 동작함을 확인할 수 있다.

### 5. Dead-beat 제어기와 성능비교

제안된 제어기의 성능을 평가하기 위하여 일반적으로 많이 사용되는 dead-beat 제어기를 3상 인버터에 적용하여 비교 분석하였다. Dead-beat 제어는 실제 인덕터에 흐르는 전류가 기준치 전류에 도달하는 시간을 1 sampling 시간 내에 도달할 수 있게 제어하는 방법이다. Dead-beat제어는 3상 시스템의 비선형 상태방정식을 D-Q 변환을 이용하여 선형화시킨 후 제어기를 포함한 페루프 전달함수의 극점이 원점에 double-pole을 가지도록 제어하는 기법이다. PI 제어기( $K_p + \frac{K_i}{z - K_i}$ )를 사용한 z-domain의 페루프 전달함수는 식 (25)과 같이 주어진다[11][12].




Fig. 14. d-axis current waveform of 3-Phase Inverter Dead-beat control.

$$\frac{\dot{i}_{dq}}{\dot{i}_{ref,dq}} = \frac{K_p z - K_p K_i + K_i}{\frac{L}{T_s} [z^2 + (\frac{L}{T_s} K_p - K_i - 1)z + \frac{T_s}{L} K_i (1 + \frac{L}{T_s} - K_p)]} \quad (25)$$

전달함수가  $\frac{1}{z^2}$  으로 표시되면 Dead-beat 임으로, 다음과 같이 Dead-beat 제어기의  $K_p, K_i$ 를 구할 수 있다.

$$K_p = 1 + \frac{L}{T_s}, \quad K_i = \frac{T_s}{L} \quad (26)$$

Dead-beat 제어입력  $d[n]$ 은 다음과 같다.

$$\begin{aligned} d_d[n] &= d_d[n-1] + K_p I_{derr}[n] + (K_i - K_p K_i) I_{derr}[n-1] \\ d_q[n] &= d_q[n-1] + K_p I_{qerr}[n] + (K_i - K_p K_i) I_{qerr}[n-1] \end{aligned} \quad (27)$$

여기서  $I_d, I_q$ 는 3상의 인덕터 전류를 d-q변환한 d축, q축 전류이며,  $d_i[n-1]$ 은 d축, q축 듀티  $d_i[n]$ 의 PWM 한 주기 전 듀티값을 의미한다.

그림 14는 기준 전류를 5 [A]에서 10 [A]로 변화시켰을 때 Dead-beat 제어한 3상 인덕터 전류와 d-q변환한 d축 전류이다. 그림 14.(b)에 보이는 것과 같이 PWM 한 주기(1 sampling time)에  $I_{Ld-dead\ beat}$ 가 기준치 값에 도달하는 것을 확인할 수 있다.

그림 15는 동일회로에서 VCMC를 적용하여 인덕터에 흐르는 전류를 확인하고 Dead-beat 제어와 성능을 비교하기 위하여 Valley로 제어된 인덕터 전류를 d-q변환하여 d축 전류를 표시하였다.




Fig. 15. d axis current waveform of 3-phase inverter VCMC.




Fig. 16. VCMC waveform in unbalanced grid system.

그림 15.(b)에서 그림 14.(b)와 같이 PWM 한 주기에  $I_{Ld-valley}$ 가 기준치 값에 도달하는 것을 확인할 수 있다.

따라서 그림 14와 15의 결과를 비교하여 보면 VCMC 제어는 Dead-beat 제어와 동일한 제어 성능을 가지는 것을 알 수 있다. 그 이유는 VCMC는 전단계의 오차를 0으로 만드는 이득을 가하는 방식이기 때문에 dead-beat와 근본적으로 같은 특징을 가지고 있다. Dead-beat 제어가 복잡한 d-q변환 계산과정을 필요로 하고 3상의 balanced system을 필요로 한다는 단점이 있는 반면에 제안된 제어 기법은 단순한 수식과 unbalanced system에도 쉽게 적용이 가능하다는 장점을 가진다. 이런 이유는 Dead-beat 제어는 P와 I의 이득이




Fig. 17 Figure of experimental board

동시에 사용되면 I의 이득을 사용할 경우 직류만 제어가 가능하기 때문에 d-q변환이 반드시 필요하다. 하지만 VCMC의 경우 P의 이득만으로 동작하기 때문에 d-q변환이 필요 없이 제어가 가능하다.

그림 16은 언밸런스 입력을 가지는 3상 PWM 컨버터에 VCMC를 적용한 경우의 전류파형이다. 언밸런스 grid 입력 조건을 a상 220 [V], b상 250 [V], c상 190 [V]로 하여 VCMC를 적용한 경우 각상의 파형이 표시되어 있다. 언밸런스 입력을 d-q변환하는 경우 각 상 전류에 리플이 발생하는데, VCMC를 적용하면 전류 리플 없이 제어되는 것을 알 수 있다. 또한 기준 전류의 변화에도 잘 추종되는 것을 그림에서 확인할 수 있다.

따라서 제안된 VCMC 제어기법은 복잡한 d-q변환 식 없이 Dead-beat 제어와 비슷한 효과를 가지면서 언밸런스 시스템에서도 적용 가능한 제어 방법임을 입증했다.

## 6. 실험

그림 17은 본 논문에서 사용한 실험 보드로서 3상 양방향 인버터/PWM 컨버터와 양방향 벡-부스트 컨버터를 결합한 것이다. 그리고 DClink 전압은 DC Power Supply로 사용하였고 배터리가 부하로 사용될 때에는 배터리 시뮬레이터로 사용하였다. 그림 17에 사용된 파라미터 값은 표 2를 참조하였다.

그림 18은 벡 컨버터 동작 시 up-down count 삼각파와 VCMC를 사용하여 기준치 전류를 10 [A]에서 20 [A]로 변경하였을 때 인덕터에 흐르는 전류파형으로 IL\_reference 파형은 인덕터 전류의 기준치 전류이고 IL 파형은 실제 인덕터에 흐르는 전류이다. IL\_reference는 DSP의 DAC 기능을 사용하여 IL과 비교함으로써 VCMC의 성능을 확인 할 수 있게 나타내었다. 시뮬레이션처럼 인덕터에 흐르는 전류의 평균값이 기준치 전류와 동일함을 알 수 있다.

그림 19는 전류 peak 값을 7 [A]에서 10 [A]로 증가시켰을 때 VCMC 동작중인 3상 PWM 컨버터의 전류파형이다. 그림 18은 실제 인덕터에 흐르는 3상 전류파형으로 시뮬레이션 파형과 동일함을 알 수 있다.




Fig. 18. Inductor current waveform operating VCMC of buck converter using up-down counter.




Fig. 19. Inductor current waveform operating VCMC of 3-phase PWM converter.

## 7. 결론

본 논문에서는 컨버터에 사용되는 VCMC와 APMC 방식을 Buck-boost 양방향 컨버터와 3상 인버터/PWM 컨버터에 적용시켜 이론적인 전개와 시뮬레이션 그리고 실험으로 그 성능을 입증하였다. 제안된 방식은 Dead-beat 제어와 성능이 비슷한 효과를 얻으면서 d-q 변환하는 과정이 없어 저가형 마이크로프로세서에서도 사용하기 적합하고 언밸런스 시스템에서 사용가능한 제어방법임을 시뮬레이션과 실험을 통해 증명하였다.

본 논문은 정부(교육부)의 재원으로 한국연구재단의 지원을 받아 연구한 기초연구과제 성과입니다.  
(2014R1A1A2056443)

## References

- [1] G. W. Deisch, "Simple switching control method changes power converter into a current source," *IEEE Power Electronics Specialists Conference, 1978 Record*, pp. 300-306, 1978.
- [2] T. Suntio, M. Rahkala, I. Gadoura, and K. Zenger, "Dynamic effects of inductor current ripple in peak-current and average-current mode control," *The 27th Annual Conference of the IEEE Industrial Electronics Society, IECON 2001*, pp. 1072-1077, 2001.
- [3] L. Dixon, "Average current mode control of switching power supplies," *Unitrode Power Supply Design Seminar Handbook, Application Note U-140*, 1990.
- [4] J. S. Cho, S. Y. Lee, H. S. Kim, and G. H. Choe, "Design of modified deadbeat digital controller for output voltage improvement of 3-phase UPS," *Trans. of KIPE*, Vol. 5, No. 1, pp. 1-10, Feb. 2012.
- [5] J. H. Park, T. H. Jo, H. G. Kim, T. W. Chun, E. C. Nho, and H. N. Cha, "Comparison of current controllers of grid-connected PCS for distributed resources," *Trans. of KIPE*, Vol. 17, No. 3, pp. 274-280, June 2012.
- [6] C. H. Park, S. H. Cho, J. Jang, S. K. Pidaparthi, T. Ahn, and B. Choi, "Average current mode control for LLC series resonant DC-to-DC converters," *Journal of Power Electronics*, Vol. 14, No. 1, pp. 40-47, Jan. 2014.
- [7] Y. S. Jung and M. G. Kim "Modeling of the sampling effect in the P-type average current mode control," *Journal of Power Electronics*, Vol. 11, No. 1, pp. 59-63, Jan. 2011.
- [8] Y. S. Jung, "Modeling and design of average current mode control," *Trans. of KIPE*, Vol. 10, No. 4, pp. 347-355, Aug. 2005.
- [9] F. D. Tan and R. D. Middlebrook, "A unified model for current-programmed converters," *IEEE Trans. on Power Electronics*, Vol. 10, No. 4, pp. 397-408, Jul. 1995.
- [10] W. Tang, F. C. Lee, and R. B. Ridley, "Small-signal modeling of average current mode control," *IEEE Trans. on Power Electronics*, Vol. 8, No. 2, pp. 112-119, Apr. 1993.
- [11] J. S. Cho, S. Y. Lee, H. S. Kim, and G. H. Choe "Design of modified deadbeat digital controller for output voltage improvement of 3-phase UPS," *Trans. of KIPE*, Vol. 5, No. 1, pp. 1-10, Feb. 2000.
- [12] Q. Wen, L. Zhu, C. Fu, "Research on deadbeat current control strategy of three-phase PWM voltage source rectifier," *Proceedings of the 2nd International Conference on Computer Science and Electronics Engineering (ICCSEE 2013)*.

**박해찬(朴海 燦)**

1990년 7월 23일생. 2015년 한국교통대 전기공학과 졸업. 2017년 동 대학원 전기공학과 졸업(석사). 2017년~현재 (주)그린파워 연구원.

**김일송(金一松)**

1968년 7월 3일생. 1991년 연세대 공대 전자공학과 졸업. 1994년 한국과학기술원 전기 및 전자공학과 졸업(석사). 2005년 동 대학원 졸업(공학박). 1994년~1999년 현대전자 위성사업단. 2005년~2007년 LG화학 배터리 연구소 책임연구원. 2007년 3월~현재 한국교통대 전기공학과 정교수. 2013년 North Carolina State University, FREEDM Center 방문교수.