DOI QR코드

DOI QR Code

65-nm CMOS 공정을 이용한 24 GHz 전력증폭기 설계

Design of a 24 GHz Power Amplifier Using 65-nm CMOS Technology

  • 서동인 (성균관대학교 정보통신대학) ;
  • 김준성 (성균관대학교 정보통신대학) ;
  • ;
  • 김병성 (성균관대학교 정보통신대학)
  • Seo, Dong-In (College of Information & Communication Engineering, Sungkyunkwan University) ;
  • Kim, Jun-Seong (College of Information & Communication Engineering, Sungkyunkwan University) ;
  • Cui, Chenglin (College of Information & Communication Engineering, Sungkyunkwan University) ;
  • Kim, Byung-Sung (College of Information & Communication Engineering, Sungkyunkwan University)
  • 투고 : 2016.07.29
  • 심사 : 2016.10.11
  • 발행 : 2016.10.31

초록

본 논문에서는 차량 충돌 방지 및 생활 감시용 근거리 레이다(Short Range Radar: SRR)를 위한 24 GHz 전력증폭기를 삼성 65-nm CMOS 공정을 이용하여 설계하였다. 제안한 회로는 2단 차동 전력증폭기로 공통소스 구조를 사용하고, 트랜스포머 구조를 사용하여 단일 대 차동변환, 임피던스 정합, 전력결합을 하였다. 측정결과, 24 GHz에서 15.5 dB의 최대 이득과 3.6 GHz의 3 dB 대역폭을 얻었다. 측정된 최대 출력 전력은 13.1 dBm, 입력 $P1_{dB}$는 -4.72 dBm, 출력 $P1_{dB}$는 9.78 dBm이며, 측정된 최대 전력 효율은 17.7 %이다. 본 전력증폭기는 1.2 V의 공급전원으로부터 74 mW의 DC 전력을 소모한다.

This paper proposes 24 GHz power amplifier for automotive collision avoidance and surveillance short range radar using Samsung 65-nm CMOS process. The proposed circuit has a 2-stage differential power amplifier which includes common source structure and transformer for single to differential conversion, impedance matching, and power combining. The measurement results show 15.5 dB maximum voltage gain and 3.6 GHz 3 dB bandwidth. The measured maximum output power is 13.1 dBm, input $P1_{dB}$ is -4.72 dBm, output $P1_{dB}$ is 9.78 dBm, and maximum power efficiency is 17.7 %. The power amplifier consumes 74 mW DC power from 1.2 V supply voltage.

키워드

참고문헌

  1. 장지영, 남상욱, "차량용 레이다 기술의 최근 발전 동향", 대한전자공학회지, 37(5), pp. 72-83, 2010년.
  2. 민경원, 손행선, "차량용 레이다 센서의 현황 및 연구개발 동향", 전자공학회지, 40(6), pp. 28-38, 2013년 6월.
  3. H. Doan et al., "Millimeter-wave CMOS design", IEEE J. Solid-State Circuits, vol. 40, no. 1, pp. 144-155, Jan. 2005. https://doi.org/10.1109/JSSC.2004.837251
  4. Debopriyo Chowdhury et al., "Design considerations for 60 GHz transformer-coupled CMOS power amplifiers", IEEE J. Solid-State Circuits, vol. 44, no. 10, pp. 2733-2744, Oct. 2009. https://doi.org/10.1109/JSSC.2009.2028752
  5. Wanxin Ye et al., "A 65 nm CMOS power amplifier with peak PAE above 18.9% from 57 to 66 GHz using synthesized transformer-based matching network", IEEE Transactions on Circuits and Systems, pp. 2533-2543, Oct. 2015. https://doi.org/10.1109/TCSI.2015.2476315
  6. Sofiane Aloui et al., "RF-pad, transmission lines and balun optimization for 60 GHz 65 nm CMOS power amplifier", IEEE Radio Frequency Integrated Circuits Symposium, pp. 211-214, May. 2010.
  7. G. Gonzalez, Microwave Transistor Amplifiers Analysis and Design, Prentice Hall, 1997.
  8. A. Vasylyev, P. Weger, and W. Simburger, "Ultra-broadband 20.5-31 GHz monolithically-integrated CMOS power amplifiers", Electron. Lett., vol. 41, no. 23, pp. 1281-1282, Nov. 2005. https://doi.org/10.1049/el:20053261
  9. J. -W. Lee, S. -M. Heo, "A 27 GHz, 14 dBm CMOS power amplifier using 0.18 ${\mu}m$ common-source MOSFETs", IEEE Microw. Wireless Compon. Lett., vol. 18, no. 11, pp. 755-757, Nov. 2008. https://doi.org/10.1109/LMWC.2008.2005236
  10. K. Kim, C. Nguyen, "A 16.5-28 GHz 0.18-${\mu}m$ Bi-CMOS power amplifier with flat 19.4${\pm}$1.2 dBm output power", IEEE Microw. Wireless Compon. Lett., vol. 24, no. 2, pp. 108-110, Feb. 2014. https://doi.org/10.1109/LMWC.2013.2290219
  11. Yoichi Kawano et al., "A fully-integrated K-band CMOS power amplifier with Psat of 23.8 dBm and PAE of 25.1 %", IEEE Radio Frequency Integrated Circuits Symposium, pp. 1-4, Jun. 2011.
  12. Ananthanarayanan Parthasarathy, "A 20.6 dBm K-band power amplifier with 34.6% PAE in 65 nm CMOS", Microwave and Optical Technology Letters, vol. 58, no. 5, pp. 1179-1181, May 2016. https://doi.org/10.1002/mop.29763