간접 접촉 프로빙 기법을 이용한 패키지 관통전극의 특성 추출

정 종 우* · 한 기 진**

*LG전자, **울산과학기술원

Ⅰ. 서 론

지난 40년간 실리콘 반도체 칩의 집적도는 무어의 법칙에 따라 1.5~2년에 2배 정도로 기하급수적으로 증가해왔다. 그러나 집적도를 높이기 위해 최소 배선 폭을 줄이는 방법은 점차 물리적 한계에 도달하게 되고, 경제성 측면에서도 적합하지 않게 되었다. 현재 반도체 칩 자체의 집적도를 높이는 방법 외에 칩들을 와이어 본딩을 이용하여 적층하는 방식, 패키지를 적층하는 방식(POP; Package on Package)과 한 패키지에 다양한 기능의 IC(Intergrated Circuit)를 실장하는 방식(SIP; System in Package) 등이 사용되고 있다. 이러한 패키지 기술에서 시스템 특성은 관통전극(via)과 같은 수직 인터커넥트에 의해 개선될 수 있다. 관통전극을 사용하여 신호 전달 경로를 줄이게 되면 인터커넥트에 의한 시간 지연이 감소하고, 전력 소모를 줄이며 다양한 기능의 칩들을 하나로 통합하여 집적도를 향상시킬 수 있다.

제한된 설계 기간 내에 수직 인터커넥트의 이러한 장점들을 활용하기 위해서는 정확하고 빠른 수직 인터커넥트의 특성 추출 기법이 필요하다. 이에 본고에서는 수직 인터커넥트의 빠르고 신뢰성 있는 특성 추출을 위한 비접촉 측정 기법의 연구 동향을 간단히 소개하고, 기존의 비접촉 측정 기법에 대해 보다 경제적이고 안정적인 솔루션을 제공하는 간접 접촉 측정기법에 대해 논한다.

Ⅱ. 수직 인터커넥트의 비접촉 측정 방법

지금까지 수직 인터커넥트의 고주파 특성은 일반적인 고주파 회로 및 인터커넥트의 측정에서와 같이 프로브를 인터커넥트의 단자에 직접 접촉하여 임피던스 분석기 또는 네트워크 분석기 등으로 추출하였다. 그러나 이러한 접촉식 측정 방법은 프로브를 관통전극 단부에 충분히 접촉시키는 과정이 필요하기 때문에 측정 시간이 길어지는 단점이 있고, 인터커넥트의 크기가 작아짐에 따라 [그림 3] (a)에 보이는 바와 같이 수직 인터커넥트에 손상을 야기할 수 있다[1]. 따라서 최근에는 프로브를 인터커넥트 구조와 물리적으로 접촉시키지 않는 비접촉 측정기법에 관한 연구가 진행되고 있다. 비접촉 측정기법에는 용량성 결합(capacitive coupling)을 이용한 방법과 유도성 결합(inductive coupling)을 이용한 방법, 레이저를 이용하는 LDT(Laser-Direct Technology) 등이 있다.

유도성 결합 방식은 [그림 1]에서 보이는 바와 같이, 측정하고자 하는 DUT(Device under Test)와 프로브 간에 상호 인덕턴스를 형성하여 전기적인 결합을 이루는 프로빙 방법으로[2]~[4], 다른 비접촉 측정 기법에 비해 프로브와 인터커넥트 간의 비접촉 공간이 크고, 프로브와 DUT의 권선비를 조절하여 보다 유연하게 측정 셋업을 설계할 수 있는 장점을 갖고 있다. 그러나 비접촉 결합을 증가시키기 위해 넓은 코일 형태의 패턴이 형성되어야 하므로 DUT의 특성을 교란할 수 있는 단점을 갖고 있다.

LDT는 [그림 2]에서 보이는 바와 같이, 광전자 효과를 이



[그림 1] 유도성 결합 방식을 이용한 DUT 측정[2]



[그림 2] LDT 비접촉 측정 시스템[5]

용한 비접촉 측정 방법으로, 전하량과 전압 측정 데이터로부터 인터커넥트의 커패시턴스를 추출한다. 미리 추출한 커패시턴스에 대한 정보를 데이터베이스 형태로 저장하고, DUT의 전하량 및 전압 측정 데이터로부터 직접 커패시턴스를 탐색하는 방식으로 측정 속도를 증가시킬 수 있다. 그러나 레이저를 방사한 후 전하를 측정하기 위해 필요한 제어 장비 및 전하 측정 장비는 일반적인 실험실 수준의 측정환경에서는 비용 문제로 설치가 어렵다[5]. 또한 LDT는 커패시턴스만을 측정하는 방법으로 전자기 특성이 모두 고려되어야 하는 고주파 측정에는 적용되기 어렵다.

용량성 결합을 이용한 방법은 간단한 패드만 이용하므로 비용 절감측면에서 유리하고 효과적이다[6]. 그러나 용량성 결합을 이용한 방법도 단점이 존재한다. [그림 3] (b)에서 보이는 바와 같이, DUT(Device under Test)와 프로브 팁 사이에 형성되는 작은 커패시턴스가 높은 임피던스를 가지기 때문에 요구되는 민감도를 얻기 힘들다. 그 뿐만 아니라, 정확도를 확보하기 위해 프로브 팁과 DUT사이의 간격을 일정하게 유지시키는 것이 필요하지만, 이를 위해 [그림 4]에서 보이는 바와 같이 부가적인 제어 장비와 전자센서가 필요하게 된다[8].



(a) 직접 접촉 프로빙에 의한 손상 (b) 비접촉 프로빙에서 작은 커패시턴스 (c) 간접 접촉 프로빙 방법

[그림 3] 직접 접촉 프로빙과 비접촉 프로빙 기법의 문제점과 제안된 방법[7]

Ⅲ. 간접 접촉추출 기법

앞서 소개한 용량성 결합을 이용한 앞선 비접촉 측정방법의 문제점들을 보완하기 위해 간접 접촉 프로빙 기법을 사용할 수 있다. 간접 접촉 프로빙 기법은 [그림 3] (c)에서 보이는 바와 같이, 고유전율의 컨택터를 도입하여 용량성 결합을 증가시켜 민감도를 개선한다. 그리고 유전체 컨택터가 프로브와 DUT 사이에 일정한 간격을 유지시켜주어 부가적인 전자 제어 장비를 사용할 필요가 없다. 본문에서는 간접 접촉 프로빙 기법을 하드웨어, 보정(calibration), 측정 절차와 함께 설명하고, 인쇄회로 기판(Printed Circuit Board; PCB)에서 검증결과를 보이도록 한다.

3-1 셋업과 수행절차

간접 접촉 프로빙 기법의 셋업은 [그림 3] (c)에 나타나 있는데, 유전체 컨택터가 DUT를 마이크로 프로브 팁으로부터 보호한다. 컨택터는 고유전율의 ECM(Embedded Capacitance Material) 필름을 사용하며, 유전체와 그 위에 금속 패드가 올려져 있는 구조이다[9]. 금속 패드는 DUT의 관통전극(via) 패드와 같은 크기로 동일한 위치에 설계된다.



[그림 4] 비접촉 측정에서 프로브와 DUT의 간격을 제어하기 위한 장비[8]

[그림 5]는 간접 접촉 프로빙의 절차를 보여준다. 첫 번째로 수행해야 하는 것은 단일 단자 보정이다. 단일 단자 보정을 통해 유전체 컨택터를 양방향 단자를 가진 네트워크 파라미터 $[S]_{dcon}$을 추출할 수 있다. 이를 수행하는 근본적인 이유는 [그림 6]과 같이 $[S]_{dcon}$을 두 개의 포트를 통해 측정하여 추출이 불가능하기 때문이다. 상호(reciprocal) 특성을 갖는 $[S]_{dcon}$은 세 가지 미지수인 $S_{11,dcon}$, $S_{22,dcon}$, $S_{12,dcon}=S_{21,dcon}$를 포함하기 때문에 단일 단자 보정에서 세 가지 서로 다른 보정 관통전극에 대해 유전체 컨택터를 사용한 간접 접촉 측정과 직접 접촉 측정을 수행해야 한다. 양방향 단자를 가진 회로망을 단일 포트 단자로 추출하기 위해 다음의 수식을 사용한다 [10].

$$S_{11,dcon} = \frac{\Gamma_a\Gamma_b\Gamma_{s,c}\triangle_1 + \Gamma_b\Gamma_c\Gamma_{s,c}\triangle_2 + \Gamma_a\Gamma_c\Gamma_{s,b}\triangle_3}{\triangle}$$

$$S_{22,dcon} = \frac{\Gamma_c\triangle_1 + \Gamma_a\triangle_2 + \Gamma_b\triangle_3}{\triangle}$$



[그림 5] 간접 접촉 프로빙 기법의 과정[7]



[그림 6] 유전체 컨택터의 특성에 대한 양방향 포트 단자 측정이 불가능한 이유

$$S_{12,dcon}S_{21,dcon} = \frac{(\Gamma_a-\Gamma_b)(\Gamma_b-\Gamma_c)(\Gamma_c-\Gamma_a)\triangle_1\triangle_2\triangle_3}{\triangle^2} \quad (1)$$

여기서

$$\triangle = \Gamma_c\Gamma_{s,c}\triangle_1 + \Gamma_a\Gamma_{s,a}\triangle_2 + \Gamma_b\Gamma_{s,c}\triangle_3,$$
$$\triangle_1 = \Gamma_{s,a}-\Gamma_{s,b}, \triangle_2 = \Gamma_{s,b}-\Gamma_{s,c}, \triangle_3 = \Gamma_{s,c}-\Gamma_{s,a}$$

Γ_a, Γ_b, Γ_c는 3개의 보정 관통전극으로부터 간접 접촉 프로빙으로 얻은 반사계수이고, $\Gamma_{s,a}$, $\Gamma_{s,b}$, $\Gamma_{s,c}$는 그것들에 대한 직접 접촉 프로빙의 반사계수이다. 식 (1)로부터 컨택터의 특성인 $[S]_{dcon}$을 구할 수 있다. 두 번째로 DUT에 대한 간접 접촉 프로빙을 하여 반사계수를 얻은 다음 $[S]_{dcon}$을 이용하여 실제적인 DUT의 전기적 특성을 구할 수 있다. 과정을 보면, 유전체 컨택터가 DUT 위에 올려지고, 컨택터 위의 패드를 프로빙하여 반사계수를 얻는다. 그리고 DUT의 반사계수를 신호 흐름도 (signal flow graph)로 유도한 다음, 디임베딩(de-embedding) 수식을 이용하여 얻는다.

$$\Gamma_{DUT,con} = \frac{\Gamma_{DUT,ncon} - S_{11,dcon}}{\Gamma_{DUT,ncon}S_{22,dcon} - S_{11,dcon}S_{22,dcon} + S_{21,dcon}^2} \quad (2)$$

여기서 $\Gamma_{DUT,ncon}$은 간접 접촉 프로빙으로부터 얻은 반사계수이고, $\Gamma_{DUT,con}$은 수식을 통해 추출된 DUT의 반사계수이다. 마지막으로 추출된 관통전극의 불량 종류를 구별하기 위해 $\Gamma_{DUT,con}$를 임피던스 파라미터(Z-parameter)로 변환한다. 관통전극이 개방(open) 불량인 경우 커패시턴스 특성이므로 저주파수에서 올라갈수록 임피던스가 높은 곳에서 낮아지고, 단락(short) 불량인 경우 저주파수에서 올라갈수록 임피던스가 높아지나 인덕턴스가 낮기 때문에 정상 관통전극의 것보다는 낮다.

3-2 보정 관통전극 디자인

보정 기판을 설계하는데 있어 가장 어려운 점은 보정 기판이 관통전극을 포함하고 있기 때문에 보정 주파수 대역을 감소시킨다는 것이다. 요구되는 대역을 얻기 위해서는 다음의 디자인 규칙을 지켜야 한다[7].

1. 3가지 서로 다른 보정 관통전극의 반사계수들이 서로 중첩되면, 식 (1)에 △가 0에 가까워지기 때문에 특이점이 생기게 된다[10]. 이 이유로 세 가지 보정 관통전극은 요구되는 대역에서 서로 다른 특성을 가져야 한다.
2. 관통전극의 길이가 λ/4 또는 λ/2가 되면, 관통전극이 공진하게 되고, 보정 관통전극 특성의 불확실성이 증가하므로 단일 포트 보정으로 $[S]_{dcon}$을 얻을 수가 없다.

위에 언급한 규칙을 고려하여, 세 가지 보정 관통전극으로 끝이 개방된 것과 단락된 것 그리고 인덕턴스 패턴이 형성된 것을 [그림 7] (a)에서 보이는 바와 같이 설계할 수 있다. [그림 7] (b)는 보정 관통전극의 임피던스 특성으로, 세 관통전극의 특성이 관심 주파수 대역에서 모두 다른 값을 갖는 것을 확인할 수 있다. 15 GHz 근방에서 세 가지 관통전극의 특성이 유사한 경우들은 실제로는 임피던스의 위상이 서로 다르기 때문에 $[S]_{dcon}$을 얻는 과정에서 특이점이 발생하지 않는다.

Ⅳ. 간접 접촉 프로빙 기법의 검증

간접 접촉 프로빙 기법을 검증하기 위해 4층 기판의 PCB를 설계하였다. PCB 안에는 정상인 관통전극과 개방 불량, 단락 불량 관통전극들이 [그림 8]의 형상으로 포함되어 있



(a)



(b)

[그림 7] 세 가지 보정 관통전극 구조 끝에 사용되는 (a) 개방(왼쪽), 단락(중간), 인덕턴스 패턴(오른쪽)과 (b) 시뮬레이션에서 그것들의 입력 임피던스[7]

(a) 정상 관통전극 (b) 불량 개방 관통전극 (c) 불량 단락 관통전극

[그림 8] 옆에서 본 DUT[7]

다. 보정 관통전극의 길이와 DUT의 관통전극 길이는 각각 0.8 mm와 1.6 mm이며, 구리층의 두께는 1 oz에 1층의 관통전극패드의 면적은 0.75 mm × 1 mm이다. 유전체 컨택터는 PCB와 같은 패드 크기를 가지고 있다. 컨택터의 두께와 유전율은 각각 12 μm와 22이다.

4-1 시뮬레이션 결과

앞서 논한 간접 접촉 측정 기법이 실현 가능한지 제작, 측정 전단계에서 검증하기 위해 Ansys HFSS를 사용한 시뮬레이션을 주파수 대역 0.8~30 GHz에 대해 수행하였다. [그림 9] (a)는 계산된 유전체 컨택터의 특성인 $[S]_{dcon}$을 보여준다. [그림 9] (b)~(d)는 간접 접촉 프로빙 기법을 통해 추출된 DUT들의 임피던스를 보여주며, 직접 접촉 프로빙을 통해 비교한 결과, 만족할 만한 결과를 얻은 것을 볼 수 있다.

4-2 측정 결과

우리는 [그림 10] (a)에서 보이는 바와 같이, 유전체 컨택터, 보정 관통전극, DUT들을 제작하고, 측정을 통해 간접 접촉 프로빙 기법을 검증했다. [그림 10] (b)는 프로브가 유전체 컨택터 패드 위를 프로빙하는 것을 보여준다. 프로브는 GGB 40A-GS250을 Agilent N5242A에 연결하여 0.8~26.5 GHz 대역을 측정하였다. 프로브의 보정 경우, CS-8 기판에 SOLT 방법을 사용하였다. 우리는 보정과 함께 Γ_a, Γ_b, Γ_c에 대해 반복적으로 직접접촉 프로빙하여 18 GHz까지 최대 0.33 dB의 최대 변화가 있는 것을 확인하였다. 비교검증을 위해 DUT들은 간접 접촉 프로빙 기법을 통해 추출되었을 뿐만 아니라, 유전체 컨택터를 제거하고, 바로 직접 접촉 프로빙을 통해 측정하였다. [그림 11] (a)에서 측정에 기반해 추출된 $[S]_{dcon}$은 시뮬레이션에서 추출된 것과 차이를 보이지만, $[S]_{dcon}$을 측정할 때 환경을 그대로 유지하여 DUT를 간접 접



(a) 추출된 $[S]_{dcon}$



(b) 정상 관통전극



(c) 불량의 개방 관통전극



(d) 불량의 단락 관통전극

[그림 9] 시뮬레이션을 통해 추출한 관통전극 특성[7]

촉 측정 후 디임베딩을 하므로 DUT의 특성을 추출할 수 있다. [그림 11] (b)~(d)는 간접 접촉 프로빙 기법을 통해 추출된 정상 관통전극과 불량인 개방, 단락 관통전극의 특성을 보여주며, 정확도가 컨택터의 패드와 관통전극의 패드 간에 정렬에 민감한 저주파수를 제외한 2.5 GHz에서 18 GHz까지 직접 접촉 프로빙에 대응하는 결과를 보여주어 타당성을 검증하였다.

Ⅴ 결 론



(a) 보정 관통전극(왼쪽), DUT(중간), 유전체 컨택터(오른쪽)



(b) 보정 관통전극 또는 DUT 위에 올려진 유전체 컨택터에 간접 접촉 프로빙하는 모습(왼쪽)과 컨택터 없이 직접접촉 프로빙한 모습(오른쪽)

[그림 10] 측정을 위한 구조체와 프로빙의 예시[7]



(a) 추출된 $[S]_{dcon}$



(b) 정상 관통전극



(c) 불량의 개방 관통전극



(d) 불량의 단락 관통전극

[그림 11] 측정을 통해 추출한 관통전극 특성[7]

신뢰할 수 있는 수직 인터커넥트 측정을 위해 간접 접촉 프로빙 기법을 소개하였다. 유전체 컨택터를 도입하여 간접 접촉 프로빙 기법은 기존의 비접촉 측정보다 높은 민감도를 가지며, 부가적인 컨트롤기기와 전자센서가 필요하지 않아 비용 절감에 유리하다. 실제 측정에 기반한 검증을 통해 간접 접촉 프로빙 기법은 2.5 GHz에서 18 GHz까지 성공적으로 관통전극의 특성을 추출하였다. 본고에서는 하나의 관통전극 쌍에 대한 1단자 측정에 대해 간접 접촉 프로빙 기법을 적용하였지만, 실제 패키징 구조에 적용되는 다수의 관통전극 또는 관통전극 배열의 측정을 위한 테스팅 및 다단자망 측정에 대한 연구가 진행되고 있다. 다단자망 측정 기법이 확립되고, 다단자망 측정을 용이하게 하는 프로브 카드가 개발되어 다수 관통전극에 간접 접촉 프로빙 기법을 적용된다면 관통전극 간의 전기적 결합을 포함한 특성들을 단기간에 간단한 절차를 통해 추출할 수 있을 것으로 기대된다. 또한 현재까지의 연구가 PCB 수준에서 진행되고 검증되었지만, 개선된 하드웨어와 컨택터 유전율을 사용한다면 웨이퍼 레벨 또는 패키지 레벨에 적용할 수 있을 것으로 예상된다.

참 고 문 헌

[1] J. J. Kim et al., "Contactless wafer-level TSV connectivity testing method using magnetic coupling", *2012 IEEE Electrical Design of Advanced Packaging and Systems Symposium (EDAPS)*, Taipei, 2012, pp. 5-8.

[2] Y. Yoshida et al., "An inductive-coupling DC voltage transceiver for highly parallel wafer-level testing", *IEEE J. Solid-State Circuits*, vol. 45, no. 10, pp. 2057-2065, Oct. 2010.

[3] N. Miura et al., "A high-speed inductive-coupling link with burst transmission", *IEEE J. Solid-State Circuits*, vol. 44, no. 3, pp. 947-955, Mar. 2009.

[4] H. Ishikuro, T. Sugahara, and T. Kuroda, "An attachable wireless chip access interface for arbitrary data rate using pulse-based inductive-coupling through LSI package", *2007 IEEE ISSCC Dig. Tech. Papers*, pp. 360-361, Feb. 2007.

[5] E. J. Marinissen, D. Y. Lee, J. P. Hayes, C. Sellathamby, B. Moore, S. Slupsky, and L. Pujol, "Contactless testing: Possibility or pipe-dream?", *Proc. Design, Automation and Test in Europe (DATE)*, France, pp. 676-681, Apr. 2009.

[6] D. Y. Lee, D. D. Wentzloff, and J. P. Hayes, "Wireless wafer-level testing of integrated circuits via capacitively-coupled channels", *IEEE Symp. Design Diagnost. Electron. Circuits Syst.*, pp. 99-104, 13-15 Apr. 2011.

[7] J. Jeong, J. Kim, N. W. Kang and K. J. Han, "Indirect contact probing method for characterizing vertical interconnections in electronic packaging", *IEEE Microw. Wireless Compon. Lett.*, vol. 25, no. 1, pp. 70-72, Jan. 2015.

[8] J. Chisum, M. Ramírez-Vélez, and Z. Popovic, "Planar circuits for non-contact near field microwave probing", *Proceedings of the 39th European Microwave Conference*, pp. 802-805, 2009.

[9] J. Kim, Y. Jeong, J. Kim, and J. Kim, "Hybrid analytical modeling of noise coupling to signal trances in a power bus with embedded film capacitor", *IEEE Microw. Wireless Compon. Lett.*, vol. 16, no. 10, pp. 534-536, Oct. 2006.

[10] V. M. Hietala, "Determining two-port *S*-parameters from a one-port measurement using a impedance-state test chip", *IEEE MTT-S International Microwave Symposium Digest*, vol. 4, pp. 1639-1642, Jun. 1999.

≡ 필자소개 ≡

정 종 우

2013년 2월: 금오공과대학교 전자공학부 (공학사)
2015년 8월: 울산과학기술원 전기전자컴퓨터공학부 (공학석사)
2015년 8월～현재: LG전자 CTO부문
[주 관심분야] Electromagnetic Field Computation, Package Modeling and Characterization, SI/PI/EMI&EMC and Thermal Analysis

한 기 진

1998년 2월: 서울대학교 전기공학부 (공학사)
2000년 2월: 서울대학교 전기공학부 (공학석사)
2009년 8월: 미국 조지아공과대학교 전기컴퓨터공학부 (공학박사)
2000년 2월～2005년 4월: LG정밀 (現 LIG넥스원) 연구소 연구원
2009년 6월～2011년 5월: IBM T. J. 왓슨연구소 박사후연구원
2011년 7월～2015년 8월: 울산과학기술대학교 전기전자컴퓨터공학부 조교수
2015년 9월～현재: 울산과학기술원 전기전자컴퓨터공학부 부교수
[주 관심분야] Computational Electromagnetics, Electronic Interconnection and Packaging, EMI/EMC, Antenna Design