Regular Paper

J. Korean Inst. Electr. Electron. Mater. Eng. Vol. 28, No. 9, pp. 555-560 September 2015 DOI: http://dx.doi.org/10.4313/JKEM.2015.28.9.555 ISSN 1226-7945 (Print), 2288-3258 (Online)

Zener ESD 보호회로 내장 전력 MOSFET 최적 설계

남의석¹, 강이구^{2,a}

¹ 극동대학교 유비쿼터스IT학과 ² 극동대학교 태양광공학과

Study on the Design of Power MOSFET with ESD Protection Circuits

Eui-Seok Nahm¹ and Ey Goo Kang^{2,a}

¹ Department of Ubiquitous IT, Far East University, Eumseong 369-700, Korea

² Department of Photovoltaic Engineering, Far East University, Eumseong 369-700, Korea

(Received August 7, 2015; Revised August 23, 2015; Accepted August 24, 2015)

Abstract: This paper was proposed 900 V Power MOSFET with ESD protection circuits using zener diodes. And we were carried out and analyzed its electrical characteristics. As a result of designing 900 V power MOSFET, we obtained 1,000 V breakdown voltage, 3.49 V threshold voltage and 0.249 $\Omega \cdot \text{cm}^2$. And we designed ESD circuits using 2 series zener diode and 4 series zener diodes. After analyzing electrical characteristics, we obtained 26 V forward voltage drop and 47 V breakdown voltage. Therefore, This devices can enoughly use power module, SMPS and Automotive.

Keywords: Power MOSFET, ESD, Zener diode, Breakdown voltage, Automotive, Renewable devices

1. 서 론

전 세계적으로 친환경 기술이 화두가 되고 있으며, 향후의 미래 산업을 이끌어갈 동력으로 여겨지고 있는 것이 추세이다. '그린'이라는 용어는 지구 온난화를 방 지하기 위해 탄소 배출량을 줄이자는 것으로부터 시작 되었으며 대부분의 업계에서 이를 위한 개발을 추진 중에 있다. 이에 따라 신재생 인버터 및 전기자동차용 전력반도체 스위칭 소자가 각광을 받고 있다.

그림 1에서 나타낸 바와 같이 기존의 파워 모듈은 전력반도체를 보호하기 위한 ESD 회로가 외부에 배치 되고 있어 호환성 또는 신뢰성에서 매우 취약한 모습

Copyright ©2015 KIEEME. All rights reserved. This is an Open-Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License (http://creativecommons.org/licenses/by-nc/3.0) which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited. 을 보이는 반면에, 본 논문에서 제시한 파워 모듈은 ESD 보호회로 자체가 전력반도체 내에 내장되어 신뢰 성과 안정성 문제가 크게 개선된 구조이다.



Fig. 1. Comparison of conventional power module and power module with zener diode ESD.

따라서 본 연구에서는 요즈음 전기자동차 또는 신재 생 에너지용 인버터에 많이 사용되는 900 V급 전력

a. Corresponding author; keg@kdu.ac.kr

MOSFET을 설계할 때, 제너 다이오드를 이용한 ESD 보호회로를 내장하여 기존의 파워 모듈을 개선하고자 하였다.

2. 실험 방법

2.1 900 V급 전력 MOSFET의 설계



Fig. 2. The structure of power MOSFET.

그림 2는 900 V급 전력 MOSFET의 기본적인 구조 를 보여주고 있다. 이러한 기본적인 구조를 가지고 항 복전압, 온 저항 특성 그리고 문턱전압 설계를 진행하 였다.

2.1.1 항복전압의 설계

주지한 바와 같이, 항복전압을 경정하는 주요인은 N-드리프트와 N-드리프트 농도이고 깊이가 클수록, 농도 가 낮을수록 항복 전압이 커지게 된다. N-드리프트의 깊이를 50~80 µm 사이에서 10 µm씩 변화를 주었으며, N-drift 농도를 3.0×10¹⁴ cm⁻³ 이하의 값으로 감소를 시키면서 분석을 진행하였다. 900 V급 항복전압을 갖도 록 하기 위해 drift 길이 60 µm 농도 1.486×10¹⁴ cm⁻³, 드리프트의 길이 70 µm 농도 1.786×10¹⁴ cm⁻³, 드리프 트의 길이 80 µm 농도 1.76×10¹⁴ cm⁻³로 설계 가능하도 록 하였다.

위와 같은 설계 조건을 토대로 시뮬레이션을 돌렸을 때 아래 그림 3과 같이 N-드리프트 농도에서 N-드리프 트 길이에 따른 항복전압 변화 그래프 결과를 도출하였 다. 그림 3에서 나타낸 바와 같이, 농도가 낮을수록 항 복전압의 값이 크고 일정 농도에서 N-drift 길이가 길수록



Fig. 3. The breakdown characteristics of power MOSFET according to N drift depth and concentration.

항복전압이 증가하다가 일정한 값으로 포화되는 것을 알 수 있다. 따라서 각 농도별로 포화되는 지점에서 N-드리프트 길이를 효율적으로 사용하는 항복전압을 갖는 것을 알 수 있었다.

2.1.2 온 저항 설계

전력 MOSFET의 온 저항 설계 시, N-drift 농도가 클 수록 On 상태 저항은 작기 때문에 N-drift 농도를 효율 적으로 큰 값을 유지하면서 항복전압을 크게 하는 지점 은 농도의 증가에 따라 항복전압이 급격히 감소하기 시 작하는 지점일 것으로 예측 가능해야 한다.

각각의 N-드리프트 길이, 농도 조건에서의 V_{ds}에 20 V까지 전압을 인가할 때, 전류의 크기는 표 1과 같다. 표 1에서 나타낸 바와 같이 길이 70 µm 농도 1.79×10¹⁴ cm⁻³일 때 전류가 가장 크고, 따라서 On 상태 저항이 가장 작으므로 같은 항복전압에 있어 가장 효율적임을 알 수 있다.

 Table 1. The on state current according to N-drift length and concentration.

N-Drift		D 11	0
Depth (µm)	Concentration (cm ⁻²)	voltage	(Vds=20 V)
60	1.49E14	929.02	6.2E-6
70	1.79E14	924.63	6.44E-6
80	1.79E14	944.11	5.89E-6

2.1.3 900 V 항복전압의 최적 설계를 위한 N 드리 프트 농도의 세분화

앞에서 분석한 바와 같이, 온 상태 저항이 가장 작은 900 V급 설계 조건에서 항복전압은 925 V이므로 항복 전압을 900 V로 맞추기 위해 N-드리프트 깊이는 70 μ m로 고정시킨 상태에서 농도를 증가시켜 온 상태 저항 을 줄일 수 있다. 분석 결과, 온 상태에서 6.65×10⁻⁶ A 전류가 8.25 μm×1 μm 크기의 하나의 셀에 흐르므로 1 cm²의 칩의 경우 80.61 A의 전류가 흐를 것으로 예상 된다.

표 2에서 농도를 1.86×10¹⁴ cm⁻³로 할 때 904.6 V 의 항복전압을 가지며, 위의 데이터를 분석해보면 최종 적인 농도를 1.86×10¹⁴ cm⁻³로 할 때 온저항은 0.249 Ω.cm², 항복전압은 904.6 V의 설계 결과를 가져올 수 있다.

Table 2. The process and design parameters at 900 Vbreakdown voltage.

N-drift						
Length (µm)	Concentration (cm ⁻²)	P- base dose (cm ⁻²)	P- base dose (cm ⁻²)	On state current (A/µm)	$egin{array}{ccc} { m Brea} & { m Brea} & { m R}_{{ m on},{ m sp}} & { m vo} & { m (} \Omega \cdot { m cm}^2 & { m (} \end{array}$	Breakdown voltage (V)
70	1.7×10 ¹⁴	5.2× 10 ¹³	6.44× 10 ⁻⁶	0.257	924.63	
	1.8×10 ¹⁴		6.65× 10 ⁻⁶	0.249	904.60	
	1.9×10 ¹⁴		6.86× 10 ⁻⁶	0.241	882.44	

2.1.4 900 V 전력 MOSFET의 문턱전압 설계

일반적으로 문턱전압을 설계할 때는 게이트 산화막의 두께와 P base 농도를 설계변수로 하여 적용한다. 특 히, P-base 농도 변화가 항복전압 변화에 미치는 영향 은 매우 작다. 따라서 기존의 목표 항복전압을 위한 설 계 파라미터를 고정 후 P-base 농도를 변화시키면서 I-V 특성을 관찰하여 문턱전압을 결정하였다.

게이트 산화막 두께는 드레인 전압 1 V당 0.1 µm로 계산 후(90 µm) 10% 정도의 margin을 적용하여 100 µm로 하여 설계하였으며, 표 3과 같이 P-base 도우즈 농도가 4.5×10¹³ cm⁻²일 때 문턱전압이 3.49 V임을 확 인하였다. **Table 3.** The threshold voltage according to p baseconcentrations.

N-drift		P-base dose	\mathbf{V}_{th}
Depth (µm)	Concentration (cm ⁻²)	(cm ⁻²)	(v)
	1.861×10 ¹⁴	4.0×10 ¹³	3.14
		4.5×10 ¹³	3.49
70		5.0×10 ¹³	3.71
		5.5×10 ¹³	3.93
		6.0×10 ¹³	4.21

2.1.5 900 V 전력 MOSFET의 edge termination 설계

전력 MOSFET 소자의 활성영역 디자인 특성과는 별도로 소자의 내압 및 신뢰성 특성에서 매우 중요 한 edge termination 특성이며, 소자의 동작 시 전 하 변화에 둔감한 내압 특성을 나타내도록 edge termination 영역 설계 시 고의적으로 계면 전하량을 변화시켜가며 가장 둔감한 특성을 갖는 구조로 설계하 였다.

또한 고내압 특성을 견디며 필드 링 수를 줄여 전체 칩 크기를 줄일 수 있는 unified 필드 링 기술을 적용 하고 채널 스토퍼까지의 충분한 거리를 두어 내압 및 누설전류 특성을 고려하여 edge termination을 설계 하였다. 900 V 전력 MOSFET을 바탕으로 파라미터를 고정 한 후 저항률과 표면의 전계를 결정짓는 필드 링 개수 및 링 간의 거리를 조정하여 900 V 필드 링을 최적화를 하였다.



Fig. 4. The electrical field distribution of 9 field ring for 900 V power MOSFET.

2.2 제너 다이오드 최적 설계

게이트에 인가되는 ESD로 인해 게이트 산화막이 파 괴되지 않도록 보호 회로를 추가할 필요가 있다. 이를 위해 소자의 정전압 동작을 가능하게 하는 제너 다이 오드를 설계하였다. 제너 다이오드란, 일반 다이오드 대비 고도핑된 P-N영역을 가지고, 이로 인해 역방향 항복전압이 수십 볼트 이내로서 일반다이오드 대비 상 당히 작은 소자이다. 일반 다이오드와 달리 낮은 전압 에서 항복되어 전류를 흘리고, 이후에도 소자가 파괴되 지 않으므로 이를 이용하여 회로를 구성하여 소자를 보호할 수 있다.

아래 그림 5에서 보듯이 900 V급 전력 MOSFET 게이 트-소오스 간에 서로 역방향으로 연결된 Back-to-Back 제너 다이오드를 연결하여 ESD로부터 게이트 산화막을 보호할 수 있다. 이를 외부회로 연결 없이 소자 내부 에 설계하기 위해 MOSFET의 공정 과정에서 P-base 및 N+ source implant의 에너지와 도우즈 농도 조건 에 따라서 다이오드를 설계하였다.



Fig. 5. ESD Circuit with back to back zener diodes.



Fig. 6. The structure of back to back zener diodes.

이전과 동일한 변수로 제너 다이오드 2개를 역방향으 로 붙이 NPN 형태의 구조를 그림 6과 같이 설계하여



Fig. 7. I-V characteristics according to p dose concentration.

 Table 4. The forward bias characteristics according to P dose concentration.

P-dose(cm ⁻²)	V _D (V)
5E11	0.3
6E11	2.0
7E11	3.9
8E11	5.8
9E11	6.0
1E12	6.1
1.2E12	6.15
1.3E12	6.16



Fig. 8. The structure of back to back 4 series zener diodes.

P-dose를 5E11~1.3E12까지 1E11의 간격으로 증가시 키면서 분석한 결과 농도가 증가할수록 I-V 곡선이 X축 으로 약 6 V까지 이동함을 확인하였다.

그림 7에서 나타낸 것은 zener diode 2개를 역방향 으로 붙인 NPN 형태의 구조 4개를 연속으로 형성시켜 NPN 형태의 4 reverse bias diode를 형성시킨 것을 나 타낸 것이다.

3. 결과 및 고찰

이전 분석에선 순방향 전압 6 V에서 diode에 전류가 흐른 것을 알 수 있었으며, 4개의 reverse bias된 소자 의 경우, 동일한 설계변수로 실험한 결과 예상과 동일하 게 순방향 전압은 아래 그림과 같이 24.5 V를 나타내었 으며, 역방향 전압은 25 V에서 전류가 흐르기 시작하는 것을 확인할 수 있었다.



Fig. 9. The bias characteristics of 4 series zener diode. (a) forward bias and (b) backward bias.

P영역 길이에 따른 항복전압의 변화를 보기 위해 P영 역의 길이를 변화시키면서 항복전압을 측정한 결과 P영 역의 길이가 길수록 항복전압이 증가하여 P-dose 농도 2.8×10¹⁴ cm⁻², 너비는 4.5 µm에서 항복전압 43 V를 보 였고 P-dose 농도 3E×10¹⁴ cm⁻², 너비가 4.5 µm에서 항복전압 47 V를 측정하였고, 농도가 클수록 항복전압 이 약간 증가하는 것을 볼 수 있었다.



Fig. 10. The breakdown characteristics of 4 series zener diode according to length of p region.



Table 5. The impact ionization current according to length of P region.

P-dose	P region length	Impact ionization current
(cm ⁻²)	(µm)	(A/µm)
2.8E14	3	3.44E-9
2.8E14	3.5	1.36E-8
2.8E14	4	3.34E-8
2.8E14	4.5	6.89E-8
3E14	4.5	1.00E-7

P 영역의 doping 농도 및 길이에 따른 항복 전압의 변화를 확인하기 위해 P영역의 길이를 3~4.5 µm 범위 에서 0.5 µm 간격으로 분할하여 도우즈량을 2.8×10¹⁴ cm⁻²부터 3.0×10¹⁴ cm⁻²로 1×10¹⁵ cm⁻² 간격으로 변 화시키면서 실험을 진행한 결과 표 5에서 보여주는 것 처럼 P영역의 길이 증가에 의해 전류가 감소하는 경향 을 보여주고 있는데, P영역이 길수록 눈사태 효과가 발생할 수 있는 기회가 많아지고, 측정 결과 예상대로 임팩트 이온화 전류 (impact ionization current)가 증가하여 저항이 증가하는 것을 확인할 수 있다.

4. 결 론

본 논문에서는 기존 파워 모듈에서 전력 소자와 분 리되었던 ESD 보호회로를 내장한 전력 MOSFET을 설 계하여 그 전기적인 특성을 분석하였다. 우선, 900 V 급 전력 MOSFET를 설계한 결과, 항복전압은 10%의 마진을 고려하여 1,000 V의 전기적 특성을 보여주었으 며, 문턱전압은 3.49 V, 온 저항은 0.249 Ω.cm²의 값 으로 최적 설계되었다. 이후, 소자 설계 시 내장하는 ESD 회로를 제너 다이오드를 이용하여 설계하였으며, 분석 툴을 이용하여 전기적인 특성을 분석한 결과 순 방향 전압 26 V, 역방향 항복전압은 47 V의 특성을 보여주어 외장하였을 때 비해 우수한 특성을 보여주고 있다.

본 연구에 의해 제작된 소자는 산업용 인버터 안에 들어가는 SMPS 모듈 및 전기자동차 파워 모듈에 충분 히 활용할 수 있을 것으로 판단된다.

REFERENCES

- [1] MOSFET Basics Fairchild Semiconductor, 2000
- [2] G. P. Sim, B. S. Ann, Y. H. Kang, Y. S. Hong, and E. G. Kang, J. Korean Inst. Electr. Electron. Mater. Eng., 26, 190 (2013)
- [3] H. S. Lee, E. G. Kang, A. Shin, H. H. Shin, and M. Y. Sung, *KIEE*, 7 (2006).
- [4] Y. S. Hang, E. S. Jung, and E. Y. Kang, J. Korean Inst. Electr. Electron. Mater. Eng., 25, 276 (2012).
- [5] J. H. Lee, E. S. Jung, and E. Y. Kang, J. Korean Inst. Electr. Electron. Mater. Eng., 25, 270 (2012).