전자공학회논문지 (Journal of the Institute of Electronics and Information Engineers)

  • 제52권4호
  • /
  • Pages.80-87
  • /
  • 2015
  • /
  • 2287-5026(pISSN)
  • /
  • 2288-159X(eISSN)
대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지
DOI QR코드

DOI QR Code

신경회로망용 멤리스터 브릿지 회로에서 가중치 프로그램의 시간에 대한 선형화 효과

Linearization Effect of Weight Programming about Time in Memristor Bridge Synapse

  • 최현철 (전북대학교 전자정보공학부, 지능형 로봇 연구 센터) ;
  • 박세동 (전북대학교 전자정보공학부, 지능형 로봇 연구 센터) ;
  • 양창주 (전북대학교 전자정보공학부, 지능형 로봇 연구 센터) ;
  • 김형석 (전북대학교 전자정보공학부, 지능형 로봇 연구 센터)
  • Choi, Hyuncheol (Electronics and Information Department, Chonbuk National University, Intelligent Robots Research Center) ;
  • Park, Sedong (Electronics and Information Department, Chonbuk National University, Intelligent Robots Research Center) ;
  • Yang, Changju (Electronics and Information Department, Chonbuk National University, Intelligent Robots Research Center) ;
  • Kim, Hyongsuk (Electronics and Information Department, Chonbuk National University, Intelligent Robots Research Center)
  • 투고 : 2015.02.06
  • 심사 : 2015.04.02
  • 발행 : 2015.04.25
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

멤리스터는 인가된 전하의 크기에 따라 저항의 크기가 변화하고, 외부 전원이 끊겨도 이전의 저항 상태를 계속 기억하는 새로운 형태의 메모리소자이다. 일반적인 멤리스터는 직류 전압을 인가할 경우, 시간에 대해서 저항의 크기가 비선형적으로 프로그램밍되는 특성을 갖고 있다. 멤리스터에 대한 용이한 프로그램을 위해서는 시간에 대해서 저항의 크기가 선형적으로 증가 혹은 감소하는 것이 바람직하다. 본 연구팀은 과거 +, - 및 0 에 대한 가중치 프로그램이 가능한 멤리스터 브릿지 회로 구조를 제안한 바 있다. 멤리스터 브릿지 회로에서 두 개의 멤리스터는 서로 다른 극성으로 직렬 연결되고, 반대 극성의 멤리스터들 간의 상호 보완 관계에 의해 강력한 선형화 효과를 갖는다. 본 논문에서는 브릿지 회로의 시간에 대한 멤리스터의 선형적 프로그램 특성을 연구하였고, HP 사의 $TiO_2$ 멤리스터와 윈도우 기반 비선형성 멤리스터 모델을 사용하여 선형화 효과를 검증하였다. 멤리스터 브릿지 회로는 멤리스터를 이용한 시냅스 회로에서 시냅스의 가중치 프로그램을 수행할 경우, 유용하게 사용될 것으로 전망된다.

Memristor is a new kind of memory device whose resistance varies depending upon applied charge and whose previous resistance state is preserved even when its power is off. Ordinary memristor has a nonlinear programming characteristics about time when a constant voltage is applied. For the easiness of programming, it is desirable that resistance is programmed linearly about time. We had proposed previously a memristor bridge configuration with which weight can be programmed nicely in positive, negative or zero. In memristor bridge circuit, two memristors are connected in series with different polarity. Memristors are complementary each other and it follows that the memristance variation is linear with respect to time. In this paper, the linearization effect of weight programming of memristor bridge synapse is investigated and verified about both $TiO_2$ memristor from HP and a nonlinear memristor with a window function. Memristor bridge circuit would be helpful to conduct synaptic weight programming.

키워드

참고문헌

  1. The Scientific American Book of the Brain. New York: Scientific American, 1999.
  2. L. O. Chua and L. Yang, "Cellular neural networks: Theory," IEEE Trans. Circuits Syst., vol. CAS-35, no. 10, pp. 1257-1272, Oct. 1988.
  3. L. O. Chua and L. Yang, "Cellular neural networks: Applications," IEEE Trans. Circuits Syst., vol. CAS-35, no. 10, pp. 1273-1290, Oct. 1988.
  4. T. Roska and L. O. Chua, "The CNN universal machine: An analogic array computer," IEEE Trans. Circuits Syst. II, Analog Digit. Signal Process., vol. 40, no. 3, pp. 163-172, Mar. 1993. https://doi.org/10.1109/82.222815
  5. H. Kim, H. Son, T. Roska, and L. O. Chua, "Optimal path finding with space- and time-variant metric weights with multi-layer CNN," Int. J. Circuits Theory Appl., vol. 30, pp. 247-270, 2002. https://doi.org/10.1002/cta.199
  6. H. Kim, H. Son, T. Roska, and L. O. Chua, "High-performance Viterbi decoder with circularly connected 2-D CNN unilateral cell array," IEEE Trans. Circuits Syst. I, Reg. Papers, vol. 52, no. 10, pp. 2208-2218, Oct. 2005. https://doi.org/10.1109/TCSI.2005.853263
  7. R. Dominguez-Castro, S. Espejo, A. Rodriguez-Vazquez, R. A. Carmona, P. Foldesy, A. Zarandy, P. Szolgay, T. Sziranyi, and T. Roska, "A 0.8-${\mu}m$ CMOS two-dimensional programmable mixed-signal focal-plane array processor with on-chip binary imaging and instructions storage," IEEE J. Solid-State Circuits, vol. 32, no. 7, pp. 1013.1026, Jul. 1997. https://doi.org/10.1109/4.597292
  8. J. M. Cruz and L. O. Chua, "A 16 ${\times}$ 16 cellular neural network universal chip: The first complete single-chip dynamic computer array with distributed memory and with gray-scale input-output," Analog Integr. Circuits Signal Process., vol. 15, pp. 227-237, 1998. https://doi.org/10.1023/A:1008278225960
  9. L. O. Chua, "Memristor-the missing circuit element," IEEE Trans. Circuit Theory
  10. L. O. Chua and S. M. Kang, "Memristive devices and systems," Proc. IEEE, vol. 64, no. 2, pp. 209-223, Feb. 1976. https://doi.org/10.1109/PROC.1976.10092
  11. D. B. Strukov, G. S. Snider, D. R. Stewart, and R. S. Williams, "The missing memristor found", Nature, vol. 453, pp. 80-83, 2008. https://doi.org/10.1038/nature06932
  12. H. Kim, M. P. Sah, C. Yang, T. Roska, and L. O. Chua, "Memristor bridge synapses," Proc. IEEE, vol. 100, pp. 2061-2070, Jun. 2012. https://doi.org/10.1109/JPROC.2011.2166749
  13. Y. N. Joglekar and S. J. Wolf, "The elusive memristor: Properties of basic electrical circuits," Eur. J. Phys., vol. 30, no. 4, pp. 661-675, 2009. https://doi.org/10.1088/0143-0807/30/4/001