정보과학회 논문지 (Journal of KIISE)

  • 제42권4호
  • /
  • Pages.442-450
  • /
  • 2015
  • /
  • 2383-630X(pISSN)
  • /
  • 2383-6296(eISSN)
한국정보과학회 (Korean Institute of Information Scientists and Engineers)
권호 표지
DOI QR코드

DOI QR Code

시그니처 기반 이거 하드웨어 트랜잭셔널 메모리에서의 캐시 접근 이력을 이용한 거짓 충돌 감소

Using Cache Access History for Reducing False Conflicts in Signature-Based Eager Hardware Transactional Memory

  • 강진구 (한양대학교 전자컴퓨터통신공학과) ;
  • 이인환 (한양대학교 컴퓨터공학과)
  • 투고 : 2015.01.16
  • 심사 : 2015.02.26
  • 발행 : 2015.04.15
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 시그니처 기반의 이거 하드웨어 트랜잭셔널 메모리(eager HTM)에서 발생하는 거짓 충돌을 줄이기 위한 방법을 제안한다. 이 방법에서는 각 트랜잭션이 실행 중에 접근하는 캐시 블록들을 추적한다. 그리고 다른 코어로부터의 요청에 대해 충돌이 없다는 증거를 추적한 정보가 제공하면, 시그니처 서브시스템이 충돌이라고 선언하더라도 그것을 무시하도록 조치한다. 따라서 제안한 방법을 사용하면 거짓 충돌에 의한 트랜잭션의 멈춤 또는 취소를 줄일 수 있다. 이 방법은 시그니처 기반의 이거 HTM을 구현하는 멀티코어 프로세서의 성능을 향상시키기 위해 사용할 수 있다. 16개의 코어로 구성된 LogTM-SE 시스템에서 스탠포드 대학에서 개발한 STAMP 벤치마크를 사용하여 실험한 결과, 제안한 방법을 사용할 경우 시스템의 성능은 평균 20.6% 만큼 향상되었다.

This paper proposes a method for reducing false conflicts in signature-based eager hardware transactional memory (HTM). The method tracks the information on all cache blocks that are accessed by a transaction. If the information provides evidence that there are no conflicts for a given transactional request from another core, the method prevents the occurrence of a false conflict by forcing the HTM to ignore the decision based on the signature. The method is very effective in reducing false conflicts and the associated unnecessary transaction stalls and aborts, and can be used to improve the performance of the multicore processor that implements the signature-based eager HTM. When running the STAMP benchmark on a 16-core processor that implements the LogTM-SE, the increased speed (decrease in execution time) achieved with the use of the method is 20.6% on average.

키워드

참고문헌

  1. K. E. Moore, J. Bobba, M. J. Moravan, M. D. Hill, and D. A. Wood, "LogTM: Log-Based Transactional Memory," Proc. 12th Int'l Symp. High Performance Computer Architecture (HPCA), pp. 254-265, 2006.
  2. J. Bobba, N. Goyal, M. D. Hill, M. M. Swift, and D. A. Wood, "Token TM: efficient execution of large transactions with hardware transactional memory," ACM SIGARCH Computer Architecture News, Vol. 36, No. 3, pp. 127-138, 2008. https://doi.org/10.1145/1394608.1382133
  3. L. Ceze, J. Tuck, C. Cascaval, and J. Torrellas, "Bulk disambiguation of speculative threads in multiprocessors," ACM SIGARCH Computer Architecture News, Vol. 34, No. 2, pp. 227-238, 2006. https://doi.org/10.1145/1150019.1136506
  4. L. Yen, J. Bobba, M. M. Marty, K. E. Moore, H. Volos, M. D. Hill, M. M. Swift, and D. A. Wood, "LogTM-SE: Decoupling Hardware Transactional Memory from Caches," Proc. 13th Int'l Symp. High-Performance Computer Architecture (HPCA), pp. 261-272, 2007.
  5. R. Quislant, E. Gutierrez, O. Plata, and E. Zapata, "Hardware Signature Designs to Deal With Asymmetry in Transactional Data Sets," IEEE Transactions on Parallel and Distributed Systems, Vol. 24, No. 3, pp. 506-519, 2013. https://doi.org/10.1109/TPDS.2012.138
  6. J. Kang, J. Jung, and I. Lee, "Reducing false conflicts in signature-based eager hardware transactional memory," Electronics Letters, Vol. 50, No. 24, pp. 1821-1823, 2014. https://doi.org/10.1049/el.2014.3375
  7. J. Renau, B. Fraguela, J. Tuck, W. Liu, M. Prvulovic, L. Ceze, K. Strauss, S. Sarangi, P. Sack, and P. Montesinos. (2005 Jan). SESC: cycle accurate architectural simulator [Online]. Available: http://sesc.sourceforge.net
  8. R. Rajwar, and J. R. Goodman, "Transactional lockfree execution of lock-based programs," ACM SIGOPS Operating Systems Review, Vol. 36, No. 5, pp. 5-17, 2002. https://doi.org/10.1145/635508.605399
  9. C. Minh, J. Chung, C. Kozyrakis, and K. Olukotun, "STAMP: Stanford Transactional Applications for Multi-Processing," IEEE International Symposium on Workload Characterization (IISWC), pp. 35-46, 2008.