A New Floating Inductor Using A Voltage Differencing Transconductance Amplifier

전압 차동 트랜스컨덕턴스 증폭기를 사용한 새로운 플로팅 인덕터

Abstract

In this paper a new method is proposed for realizing active floating inductors from voltage differencing transconductance amplifier(VDTA) which is being studied nowadays. This proposed method employs only one VDTA and one transconductance for designing an active inductor from a passive floating inductor and implementing it to integrated circuits. The number of CMOS transistors can be considerably reduced from 6~18 as 1~3 gm circuits can be eliminated and even without R the design can be made, which can help in reducing the size of the circuit and power consumption. The proposed VDTA floating inductor was successfully used in constructing 1 MHz second order biquad active bandpass filter and bandwidth could be adjusted from 77kHz~1.59MHz by the changes made in gm from 6uS~20uS.

1. 서 론

CMOS 아날로그 및 디지털 혼성모드 집적회로의 시스템온칩화에 따라 저전압, 저전력 CMOS 아날로그 회로를 설계하기 위한 연구가 지난 수년 내지 수십 년 동안 계속되어 왔다. 특히 저항(R), 인덕터(L)와 캐패시터(C)로 구성된 수동회로를 능동회로로 변환하여 칩으로 제작하는데 있어서 가장 핵심적인 소자는 수동 인덕터(L)인데 이 수동인덕터를 능동 인턱터로 변환하는 연구가 CMOS 연산증폭기가 출연한 이후 계속되어 왔다. 연산증폭기를 이용하여 수동 인덕터를 능동 인덕터로 변환하는 방법으로 FDNR(Frequency-dependent negative resistance)와 자이레이터(Gyrator)를 이용한 방법이 널리 사용되어 왔다. 또한 전압연산증폭기, 전류컨베이어, 전류제어 컨베이어, 전류궤환 연산증폭기, 차동전압 전류컨베이어, 전류차동 버퍼링 증폭기, 전류차동 트랜스 컨덕턴스 증폭기, 연산 트랜스컨덕턴스 증폭기등은 능동회로를 구성하기 위하여 사용된 회로들이다[1-3]. 참고문헌 [4, 5] 등에서 소개된 전압차동 트랜스컨덕턴스 증폭기(Voltage differencing transconductance amplifier:VDTA)는 차동입력 전압을 트랜스컨 덕턴스로 변환 및 증폭하는 회로로써 수동 인덕터를 능동회로로 변환하는데 적은 칩면적으로의 변환가능성, 용이한 변환방법, 그리고 변환된 능동인덕턴스 값의 조정 가능성 등으로 인하여 매우 유용하게 사용될 수 있음을 보여주었다. 인덕터가 연결되는 방법은 한쪽만 접지되는 그라운딩인덕터(Grounding inductor) 형태와 양쪽이 모두 접지 되지 않는 플로팅인덕터(Floating inductor) 형태로 구분된다. 최근에 연구된 참고문헌[10]에서, VDTA를 활용 하여 능동 인덕터로 변환하는 방법으로써 그라운딩 인덕터를 한개의 VDTA소자와 한 개의 캐패시터로 변환하였으며, 플로팅 인덕터는 두 개의 VDTA와 한 개의 캐패시터로 변환하였다.

본 논문에서는 VDTA를 이용하여 플로팅 인덕터의 구현하기 위한 새로운 방법을 제안하였다. 제안된 방법은 [10]에서 사용하고 있는 방법을 개선하여 더 적은 수의 회로를 이용하여 플로팅 인덕터를 구현함으로써 변환방법이 용이하고 회로의 면적과 소비 전력을 줄일 수 있는 방법이다. 2장에서 VDTA에 대한 기본적인 특성과 기존의 플로팅 인덕터를 구현하는 방법에 대하여 소개한다. 3장에서는 본 논문에서 제안한 VDTA 플로팅 인덕터를 구현하는 방법을 수식적인 회로 해석방법과 컴퓨터 시뮬레이션을 통하여 보이고 기존에 연구되었던 방법들과 비교 분석한 후, 제안된 방법의 개선점을 보였다. 또한 제안된 능동 인덕터를 이용하여 2차 1MHz의 중간주파수를 갖는 대역필터를 설계하고 그 유용성을 확인하였다.

 

2. 전압차동 트랜스컨덕턴스 증폭기(VDTA)를 이용한 플로팅 인덕터 설계

2.1 VDTA를 이용한 인덕터 구성

전압차동 트랜스컨덕턴스 증폭기는 5개의 단자를 갖는 능동소자로써 그림 1(a)와 같은 기호로 표시하며 VDTA의 내부 등가회로를 그림 1(b)와 같이 나타낼 수 있다. 그림 1에서 Vp, Vn는차동 전압 입력신호이며 이 차동 전압의 차이는 첫 번째 트랜스 컨덕턴스, gm1값 만큼, 전류로 변환되며 또한 단자 Z에 연결되는 임피던스에 의하여 전압신호로 변환된다. 전압으로 변환된 신호는 두 번째 트랜스컨덕턴스 gm2값 만큼 또 다시 출력전류 Ix+, Ix-로 변환된다. 등가회로로부터 전류와 전압의 관계식은 식 (1)과 같이 표현할 수 있다.

그림 1(a) 전압차동 트랜스컨덕턴스 증폭기(VDTA)의 기호, (b)VDTA의 등가회로 Fig. 1 (a) Symbol of voltage difference transconductance amplifier, (b) Equivalent circuit of VDTA

이때 트랜스컨덕턴스 gm 값은 외부의 바이어스 전류에 의하여 조정될 수 있는데, 이것은 여러 가지 이유로 나타날 수 있는 VDTA의 특성 변형을 보정할 수 있는 중요한 특성이 된다. 서론에서 논한 바와 같이 수동인덕터로 구성된 회로를 칩으로 제작하기 위해서 능동인턱터로 변환하는 연구가 CMOS 연산증폭기가 출연한 이후 계속되어 왔으며 FDNR과 자이레이터를 이용한 방법이 널리 사용되고 왔다.

또한 최근에 VDTA는 차동입력 전압을 트랜스컨덕턴스로 변환 및 증폭하는 회로로써 수동 인덕터를 능동회로로 변환하는데 적은 칩면적으로의 변환가능성, 용이한 변환방법, 그리고 변환된 능동인덕턴스 값의 조정 가능성 등으로 인하여 매우 유용하게 사용될 수 있음을 보여주었다. 인덕터가 연결되는 방법은 한쪽만 접지되는 그라운딩인덕터(Grounding inductor) 형태와 양쪽이 모두 접지 되지 않는 플로팅인덕터(Floating inductor) 형태로 구분된다. 참고문헌[10]에서 VDTA를 활용하여 구현한 그라운딩 인덕터와 플로팅 인덕터를 각각 그림 2와 3에 나타내었다.

그림 2(a) 그라운딩 수동인덕터, (b) VDTA를 이용한 그라운딩 능동인덕터 Fig. 2 (a) Grounding passive inductor, (b) Grounding active inductor using VDTA

그림 3(a) 플로팅 수동인덕터 (b) VDTA를 이용한 등가 플로팅 인덕터 (c) 소신호등가회로 Fig. 3 (a) Floating passive inductor (b) Floating active inductor using VDTA (c) Equivalent circuit of VDTA

그림 2(a)는 수동 그라운딩 인덕터이고, 그림 2(b)는 이를 한 개의 VDTA소자와 한 개의 캐패시터로써 구현한 능동 그라운딩 인덕터이다. 또한 그림 3(a)는 수동 플로팅 인덕터이고, 그림3(b)는 두 개의 VDTA와 한 개의 캐패시터를 이용하여 구현한 능동 플로팅 인덕터이다. 그림 3(c)는 능동 플로팅 인덕터의 소신호 등가회로이며 첫 번째와 두 번째 컨덕턴스, gm1과 gm2은 좌측변의 VDTA를 구성하고 있으며 세 번째와 네 번째 컨덕턴스, gm3과 gm4는 우측편의 VDTA를 구성하고 있는 컨덕턴스이다. 이 등가회로로부터 다음과 같은 수식을 유추할 수 있다. 좌측편의 VDTA에서 두 번째 컨덕턴스 gm2로부터 얻어진 전류는 gm2V1이며 이 전류로 인하여 CL에 인가되는 전압은 (gm2V1) / sCL 이 된다. 또한 이 전압은 Vn 이므로 전류 I1은 (gm1gm2V1) / sCL 로 표시할 수 있다. 이때 Vp는 접지되어 있으므로 0이다. 그리고 우측편의 VDTA에서도 같은 방법으로 네 번째 컨덕턴스 gm4로부터 얻어진 전류는 gm4V2이며 이 전류로 인하여 CL에 인가되는 전압은 (gm4V2) / sCL이 된다. 또한 이 전압은 Vp 이므로 전류 I2는 (gm3gm4V2) / sCL 로 표시할 수 있다. 이때 Vp는 접지되어 있으므로 0이다. 이를 수식 (3)에 표시하였다.

식 (2)으로부터 전압 V1과 V2는 식 (3)와 같다.

식 (3)는 그림 3의 좌측편과 우측편의 VDTA의 단자 전압을 표현하고 있으며 이로부터 양측에서 본 인덕턴스를 식 (4)와 같이 나타낼 수 있다.

결국 모든 트랜스컨덕턴스 gm1, gm2, gm3와 gm4를 같은 값으로 설정한다면 같다고 한다면 그림 3의 VDTA를 이용한 등가 플로팅 인덕턴스 값은 식 (5)으로 표현된다.

식 (5)으로부터 VDTA 플로팅 인덕턴스 값은 캐패시턴스, CL과 내부의 컨덕턴스, gm에 의하여 결정되며, 또한 gm의 변환에 따라 조정될 수 있음을 보여주고 있다.

2.2 새로운 구조의 VDTA 플로팅 인덕터 제안

이 절에서는 그림 3의 기존 VDTA 플로팅 인덕터에 비하여 더욱 크기를 줄일 수 있는 새로운 구조의 VDTA 플로팅 인덕터를 제안한다. 제안된 VDTA 플로팅 인덕터를 그림 4(a)에 나타내었다. 두 개의 VDTA를 이용하여 플로팅 인덕터를 구성한 기존의 구조에 비하여 그림 4의 제안된 구조는 오직 한 개의 VDTA를 사용하여 플로팅 인덕터를 구성하였고 다만 트랜스컨덕터, gma를 Z단자와 접지단자 사이에 연결하였다. 또한 기존 플로팅 인덕터의 양쪽 두 단자가 각 VDTA의 Z단자에 연결되었으나 제안된 구조에서는 VDTA의 두 개의 입력단자를 플로팅 인덕터의 두 단자로 구성하였다. 제안된 VDTA 플로팅 인덕터의 등가회로를 그림 4(b)에 나타내었으며 이 등가회로로부터 플로팅 인덕터의 양단자 전류 I1과 I2를 다음과 같이 유도할 수 있다. 먼저 CL에 인가되는 전압 VZ는 gm1(V2 − V1) / sCL이 된다. 전압 VZ에 의하여 발생한 두 개의 전류들은 gm2VZ 와 gmaVZ이고 또한 이 전류들은 각각 I1과 I2으로 표시할 수 있다.

그림 4제안된 VDTA 플로팅 인덕터와 소신호 등가회로 Fig. 4 Proposed VDTA floating inductor and equivalent circuit

이때 I1은 전류 gm2VZ 와 역방향이며 I2는 전류 gmaVZ 와 순방향이며 식 (7)과 같다.

기존 플로팅 인덕터의 전류-전압 방정식 (4)는 한 개의 단자전압, V1과 V2에 의하여 각각 표현되어 있으나, 제안된 VDTA 플로팅 인덕터의 전류-전압을 표현하고 있는 방정식 (8)은 양 단자 전압의 차이 값인 V1-V2과 V2-V1으로 표현되어 있다. 제안된 회로의 경우, 한 개의 전압을 기준으로 다른 전압을 0으로 취하게 되면, 즉 전압 V1을 기준으로 할 때 V2는 0으로(V2을 기준으로 할때 V1는 0으로)취하게 되면 그림 2과 같은 기존의 그라운딩 인덕터와 같은 결과가 얻어진다. 그러므로 제안된 VDTA 플로팅 인덕터는 양쪽 전압이 존재 할 때는 플로팅 인덕터로 사용하며, 한쪽이 접지된 경우는 그라운딩 인덕터의 기능도 동시에 할 수 있음을 보여준다. 식 (9)에 제안된 VDTA의 인덕턴스 값을 나타내었다.

마찬가지 방법으로 모든 트랜스컨덕턴스 gm1, gm2와 gma를 같은 값으로 설정한다면 같다고 한다면 그림 4의 제안된 VDTA 플로팅 인덕터의 인덕턴스 값은 식 (10)으로 표현된다.

식 (10)의 결과는 기존 VDTA 플로팅 인덕턴스 값을 나타내는 식 (4)와 같은 결과로 얻어진다. 제안된 VDTA 플로팅 인덕터는 기존의 인덕터에 비하여 다음과 같은 개선점을 얻을 수 있다. 첫째, 한 개의 트랜스컨덕터(gm)가 제거되어 회로의 크기를 축소할 수 있다. 참고문헌 [11] 등에서 VDTA를 CMOS로 구현할 때 일반적으로 사용한 gm를 그림 5에 나타내었다. 그림 5의 gm를 구성하기 위한 CMOS의 개수는 최소 6개가 필요하다. 그러므로 플로팅 인덕터를 구성하기 위해서는 4개의 gm이 필요하며, 결국, 기존의 VDTA 플로팅 인덕터를 구성하기 위해 필요한 CMOS의 개수는 최소 24개이다. 이에 반하여 제안된 플로팅 인덕터의 경우는 18개의 CMOS를 이용하여 구성할 수 있기 때문에 약 6개의 MOS의 사용을 줄 일 수 있다.

그림 5CMOS VDTA를 구성하기 위한 트랜스컨덕터[11] Fig. 5 A transconductor for CMOS VDTA[11]

둘째, 앞서 수식유도 과정에서 언급한 것처럼, 제안된 VDTA 인덕터의 경우, 인덕터의 양쪽단자의 값의 유무에 따라 플로팅 인덕터 뿐아니라 그라운딩 인덕터로도 사용될 수 있어 회로설계자들에게 편리성을 제공할 수 있다. 그리고 집적회로 공정에서 발생하는 잡음 특성에 강한 회로를 설계하기 위해서 회로내의 사용되고 있는 수동회로의 한 쪽을 접지된 소자로 구성하는 방법을 사용하는데, 기존의 VDTA 플로팅 인덕터와 마찬가지로 제안된 VDTA 플로팅 인덕터의 Z단자에 연결된 수동소자 CL가 접지되도록 구성됨으로서 공정잡음에 강한 특성을 갖을 수 있다. 지금까지 설계된 플로팅 인덕터들과 제안된 VDTA 플로팅 인덕터를 비교한 결과를 표 1에 나타내었다.

표 1VDTA 플로팅 인덕터 특성 비교 Table 1 Comparison of VDTA floating inductor

플로팅 인덕터를 구성하는데 있어서, 참고문헌 [6-8]의 경우, 6개의 gm이 사용되었고 캐패시터와 저항이 추가로 사용되었다. 참고문헌 [9]은 4개의 gm이 사용되었지만 3개의 저항과 2개의 캐패시터가 필요하였다. [10]의 경우는 4개의 gm이 사용되었지만 저항을 사용하지 않고 오직 1개의 캐패시터만을 사용하여 플로팅 인덕터를 구성하였다. 이러한 기존의 회로들에 비하여 본 논문에서 제안한 방법은 3개의 gm과 1개의 캐패시터만을 사용함으로써 가장 적은 개수의 회로를 이용하여 플로팅 인덕터를 구성할 수 있음을 확인할 수 있다. 즉, 다른 회로들에 비하여 1∼3개의 gm개수를 제거함으로써 gm들을 구성하는데 필요한 CMOS 개수도 줄일 수 있다.

 

2. 능동 대역통과 필터설계

이 장에서는 제안된 VDTA 플로팅 인덕터를 이용하여 능동 대역통과 필터를 설계하고 그 특성을 검증함으로써 제안된 VDTA 플로팅 인덕터의 유용성을 확인하고자 한다. 능동 대역통과 필터를 설계하는 방법은 먼저 수동소자로만 구성된 수동 대역통과필터를 설계한 후, 수동 인덕터를 능동 인턱터로 변환한다. 대역통과 필터의 차수는 2차, 그리고 중간주파수는 1MHz로 설정 하였으며 설계된 수동대역통과 필터를 그림 6에 나타내었다.

그림 6수동대역통과 필터 Fig. 6 A passive bandpass filter

그림 6의 수동대역통과 필터를 구성하고 있는 수동 플로팅 인덕터를 본 논문에 서 제안한 VDTA 플로팅 인덕터를 이용하여 변환하여 설계한 능동대역통과 필터를 그림 7에 나타내었다.

그림 7제안된 VDTA 플로팅 인덕터를 이용한 능동대역통과 필터 Fig. 7 A active bandpass filter using the proposed VDTA floating inductor

그림 6에서 수동대역통과 필터를 구성하였던 플로팅 인덕터가 그림 7의 능동대역통과로 변환되면서 한 개의 VDTA와 트랜스컨덕턴스, gm 그리고 캐패시터, CL로 변환되었다. 설계된 능동대역통과 필터의 입출력 전달함수는 식 (10)과 같고 이로부터 얻어진 중심주파수, ωp 와 선택도, Q를 식 (11)에 나타내었다.

앞서 언급했던 VDTA 내부의 두 개의 gm1, gm2 그리고 추가된 gma를 모두 같은 값으로 설정하고 그 값을 대표 값인 gm으로 표기 하였다. C과 CL값을 집적회로에서 사용되는 일반적인 캐패시터 값인 2pF로써 설정한 하였고 중간주파수, 1MHz의 대역통과 필터 특성을 갖도록 계산한 소자 값들을 표 2에 나타내었다. 또한 계산된 파라미터값을 이용하여 HSPICE로 시뮬레이션 결과를 그림 8에 나타내었다.

표 2능동 대역통과 필터의 소자값 Table 2 Parameters of active bandpass filter

그림 8제안된 VDTA 플로팅 인덕터를 이용한 능동대역통과 필터의 AC특성 Fig. 8 AC characteristics of a active bandpass filter using the proposed VDTA floating inductor

계산된 능동필터의 소자 값을 활용하여 HSPICE 시뮬레이션 결과로부터 1MHz의 중간 주파수를 갖는 대역통과 필터의 특성이 예측대로 얻어 졌음을 확인하였다

VDTA를 이용하여 능동필터를 설계할 때, 내부의 gm값의 조정을 통하여 필터의 중간주파수를 적절하게 변환할 수 있는 점이 매우 유용한 점인데, 설계한 필터의 gm값을 변화시킨 후 대역통과필터의 중간주파수 대역이 조정되는 특성을 그림 9에 보였다. gm을 6μS에서부터 20μS 까지 변화하였을 때 능동대역통과 필터의 중간주파수가 477kHz에서 1.59MHz까지 변화될 수 있음을 확인하였다. 이러한 결과는 설계자가 원하는 특정한 주파수 대역의 필터를 gm의 변화를 이용하여 매우 용이하게 설계할 수 있음을 보여준다. 이와 같이 제안된 VDTA 플로팅 인덕터를 이용하여 중간주파수의 조정이 가능한 능동대역통과 필터의 설계 및 그 특성이 시뮬레이션 결과로 통하여 확인되었다. 본 논문에서는 대역통 과 필터의 설계 예를 제시하였으나, 제안된 VDTA 플로팅 인덕터를 이용하여 저역통과 필터와 고역통과 필터의 설계에도 활용할 수 있으며 다양한 주파수 대역이 필터 설계가 가능하다.

그림 9능동대역통과 필터의 중간주파수 조정 특성 Fig. 9 Center frequency tuning characteristics of a active bandpass filter

 

3. 결 론

본 논문에서는 회로크기 축소 및 저소비전력 아날로그 회로설계를 위해 최근 활발하게 연구되고 있는 VDTA를 이용하여 능동플로팅 인덕터를 구현하기 위한 새로운 방법을 제안하였다. 제안된 방법은 오직 한 개의 VDTA와 한 개의 트랜스컨덕턴스를 이용하여 수동 인덕터 회로를 집적회로로 실현이 가능한 능동 플로팅 인덕터로의 변환하는 방법으로써 최근 연구된 기존의 방법과 그 특성을 비교 분석하였다. 기존의 방법들과 비교한 결과, 제안된 VDTA 플로팅 인덕터는 gm을 1∼3개 생략할 수 있음으로 CMOS 트랜지스터 개수를 6∼18개 정도를 줄일 수 있으며, R을 사용하지 않고 설계할 수 있어, 회로의 크기와 소비전력을 줄일 수 있음을 확인하였다. 또한 제안한 VDTA 플로팅 인턱터를 1MHz대역의 2차 바이쿼드 능동 대역통과필터 설계에 응용할 수 있음을 HSPICE 시뮬레이션을 통하여 확인하였고, 6μS ∼20μS의 gm변환에 따라 77kHz∼1.59MHz까지 주파수 대역의 조정 특성을 확인하였다. 결과적으로 본 논문에서 제안한 VDTA 플로팅 인덕터가 회로의 크기를 줄이고 중간주파수 대역의 조정이 가능한 대역필터 설계에 매우 유용하게 활용할 수 있음을 확인하였다. 제안된 VDTA 플로팅 인덕터는 그라운딩 인덕터로 수정없이 사용할 수 있어서 설계의 편리성을 제공하고, 저역통과와 고역통과 필터설계에도 활용할 수 있어서 향후 다양한 형태의 저소비전력용 아날로그 집적회로 설계에 활용될 것으로 기대한다.