DOI QR코드

DOI QR Code

An Iterative Data-Flow Optimal Scheduling Algorithm based on Genetic Algorithm for High-Performance Multiprocessor

고성능 멀티프로세서를 위한 유전 알고리즘 기반의 반복 데이터흐름 최적화 스케줄링 알고리즘

  • Received : 2015.10.02
  • Accepted : 2015.12.11
  • Published : 2015.12.31

Abstract

In this paper, we proposed an iterative data-flow optimal scheduling algorithm based on genetic algorithm for high-performance multiprocessor. The basic hardware model can be extended to include detailed features of the multiprocessor architecture. This is illustrated by implementing a hardware model that requires routing the data transfers over a communication network with a limited capacity. The scheduling method consists of three layers. In the top layer a genetic algorithm takes care of the optimization. It generates different permutations of operations, that are passed on to the middle layer. The global scheduling makes the main scheduling decisions based on a permutation of operations. Details of the hardware model are not considered in this layer. This is done in the bottom layer by the black-box scheduling. It completes the scheduling of an operation and ensures that the detailed hardware model is obeyed. Both scheduling method can insert cycles in the schedule to ensure that a valid schedule is always found quickly. In order to test the performance of the scheduling method, the results of benchmark of the five filters show that the scheduling method is able to find good quality schedules in reasonable time.

본 논문에서는 멀티프로세서 아키텍처 상에 반복적인 데이터흐름 알고리즘을 스케줄링하는 방법을 제안한다. 기본적인 하드웨어 모델을 기반으로 멀티프로세서 아키텍처라는 세부적인 특성을 가지도록 확장하여 용량이 제한된 통신 네트워크상에 전송할 데이터를 라우팅 하는데 필요한 하드웨어 모델을 구현하고, 스케줄링 방법을 적용한다. 제안한 스케줄링 방법은 세 가지 계층으로 구성된다. 가장 상위 계층에 구현된 유전 알고리즘은 반복 데이터흐름 그래프의 최적화를 담당한다. 유전 알고리즘은 대상이 되는 연산들에 대해 서로 다른 조합을 생성한다. 그리고서 이 조합들은 중간계층으로 전달된다. 이 중간 계층에는 전역 스케줄링이 위치하며, 연산들의 조합을 바탕으로 스케줄링에 관한 주요 결정을 이 스케줄이 내리게 된다. 마지막으로, 하부 계층에서는 하드웨어 세부사항을 고려하며 블랙-박스 스케줄링을 이용한다. 연산에 대한 스케줄링을 완료하고, 세부적인 하드웨어 모델이 이 결정을 준수하는지 확인한다. 스케줄 사이에 사이클을 삽입할 수 있는 두 가지 스케줄링을 통해 유효한 스케줄을 항상 빨리 찾아낼 수 있다. 본 논문에서 제안한 스케줄링 방법의 성능을 테스트하기 위하여 다섯 가지 필터들에 대한 벤치마크를 수행하여 합당한 시간 안에 양질의 스케줄을 찾아낼 수 있음을 입증한다.

Keywords

References

  1. A. Rao and S. Pande. "Storage assignment optimizations to generate compact and efficient code on embedded DSPs", Proceedings of the ACM SIGPLAN 1999 conference on Programming language design and implementation, pp. 128-138, 1999.
  2. A. Darte, R. Schreiber, and G. Villard. "Lattice-based memory allocation". IEEE Transactions on Computers, Vol.54(10), pp. 1242-1257, October 2005. https://doi.org/10.1109/TC.2005.167
  3. B. So, M. W. Hall, and H. E. Ziegler. "Custom data layout for memory parallelism", Proceedings of the International Symposium on Code Generation and Optimization, pp. 291-302, 2004.
  4. S. Leventhal, L. Yuan, N. K. Bambha, S. S. Bhattacharyya and G. Qu, "DSP address optimization using evolutionary algorithms", Proceedings of the 2005 workshop on Software and compilers for embedded systems, pp. 91-98, 2005.
  5. J.-Y. Lee and I.-C. Park. "Address code generation for DSP instruction-set architectures", ACM Transactions on Design Automation of Electronic Systems, Vol.8(3), pp. 384-395, 2003. https://doi.org/10.1145/785411.785417
  6. G. Chen and M. Kandemir. "Optimizing Address Code Generation for Array-Intensive DSP Applications", Proceedings of the international symposium on Code generation and optimization, pp. 141-152, 2005.
  7. GECO, "Genetic Evolution through Combination of Objects", http://common-lisp.net/project/geco/, October 2011.
  8. I.-K. Park, "A Study on the Prediction of the Nonlinear Chaotic Time Series Using Genetic Algorithmbased Fuzzy Neural Network", The Journal of The Institute of Internet, Broadcasting and Communication(JIIBC), Vol.11(4), pp.91-97, 2011.
  9. Ch. Dai and W. Weirong "Seeker Optimization Algorithm for Digital IIR Filter Design", IEEE Transactions on industrial electronics, Vol.57(5), 2010.
  10. Meyer-Baese, Uwe. "Infinite Impulse Response (IIR) Digital Filters." Digital Signal Processing with Field Programmable Gate Arrays. Springer Berlin Heidelberg, pp.225-304, 2014.
  11. Huang, Chaogeng, Yang Choon Lim, and Gang Li. "A generalized lattice filter for finite wordlength implementation with reduced number of multipliers." Signal Processing, IEEE Transactions on, Vol.62(8), pp.2080-2089, 2014. https://doi.org/10.1109/TSP.2014.2306182
  12. Bodong Li, Xieping Gao, "A method for initializing free parameters in lattice structure of linear phase perfect reconstruction filter bank", Signal Processing, Vol.98, pp.243-251, May 2014. https://doi.org/10.1016/j.sigpro.2013.11.016
  13. Lars Wanhammar, Ya Jun Yu, "Digital Filter Structures and Their Implementation", Academic Press Library in Signal Processing, Vol.1, pp.245-338, 2014. https://doi.org/10.1016/B978-0-12-396502-8.00006-1