논문 2014-51-3-12

선형 보간법과 3차회선 보간법을 결합한 디지털 영상 스케일러의 VLSI 구조

(VLSI Architecture of Digital Image Scaler Combining Linear Interpolation and Cubic Convolution Interpolation)

문 해 민*, 반 성 범**

(Hae Min Moon and Sung Bum Pan[©])

요 약

디지털 영상 확대를 위한 영상 스케일링은 고품질의 영상이 요구될수록 많은 수행시간 및 하드웨어 자원량이 요구된다. 본 논문에서는 적은 연산량 및 하드웨어 자원으로 고품질 영상을 생성하는 이중 선형-3차회선 보간법을 제안한다. 제안한 보간법 은 4번의 선형 보간법과 1번의 3차회선 보간법으로 이루어진 선형-3차회선 보간법을 수평방향과 수직방향으로 각각 수행하는 구조이다. 실험결과, 제안하는 보간법은 PSNR과 수행시간 및 하드웨어 자원량 측면에서 비교했을 때, 적은 연산량 및 하드웨 어 자원으로 양 3차회선 보간법보다 우수한 PSNR을 제공했다.

Abstract

As higher quality of image is required for digital image scaling, longer processing time is required. Therefore the technology that can make higher quality image quickly is needed. We propose the double linear - cubic convolution interpolation which creates the high quality image with low complexity and hardware resources. The proposed interpolation methods which are made up of four one-dimensional linear interpolations and one one-dimensional cubic convolution perform linear - cubic convolution interpolation in horizontal and vertical direction. When compared in aspects of peak signal-to-noise ratio(PSNR), performance time and amount of hardware resources, the proposed interpolation provided better PSNR, low complexity and less hardware resources than bicubic convolution interpolation.

Keywords: Bilinear, Bicubic convolution, Interpolation, Image Scaling, VLSI

* 학생회원, 조선대학교 정보통신공학과 (Dept. of Information and Communication Engineering, Chosun University)

- ** 평생회원, 조선대학교 전자공학과 (Dept. of Electronics Engineering, Chosun University)
- ※ 본 논문은 2011년도 정부(교육과학기술부)의 재원으로 한국연구재단 기초연구사업의 지원(2011-0023147) 과 2013학년도 조선대학교 학술연구비의 지원을 받아 연구되었음.

[©] Corresponding Author(E-mail: sbpan@chosun.ac.kr) 접수일자: 2013년10월14일, 수정완료일: 2014년3월3일

I.서 론

최근 모바일 기기, 로봇 및 지능형 감시카메라의 사 용이 대중화됨에 따라 디지털 영상의 활용이 증가하고 있다. 멀티미디어 장치에 제공되는 디지털 영상은 영상 기기에 따라 출력되는 영상의 포맷이나 크기가 다르기 때문에 영상의 해상도 변환을 담당하는 스케일링 칩을 내장하고 있다. 이러한 스케일링 칩은 휴대용 전화기, 디지털 TV, 스마트 셋톱박스, 차량용 블랙박스 등과 같 이 소형화나 저전력 구동이 요구되는 기기에서 사용될 수 있다. 영상 스케일링에 사용되는 보간법은 결과 영 상의 화질과 스케일링 칩의 하드웨어 크기에 직접적인 영향을 주기 때문에 디지털 확대 시 사용되는 기술이 적은 연산량으로 고품질의 영상을 생성할 수 있어야 소 형화, 저비용 및 저비용을 만족할 수 있다.

영상 스케일링에 이용되는 대표적인 보간법에는 최 근접 이웃 보간법과 양선형 보간법이 있다. 최근접 이 웃 보간법은 보간되는 화소의 값을 참조 영상의 가장 가까운 위치에 존재하는 화소의 값을 그대로 할당하는 방법을 사용한다. 양선형 보간법은 보간되는 화소의 값 을 계산하기 위해 인접하는 4개의 참조 화소를 통해 최 종 화소를 계산하는 방법이다. 위와 같은 보간법은 계 산이 간단해 하드웨어 구현이 용이하지만, 확대 영상의 화질이 떨어지는 단점이 있다^[1-3]. 최근에는, 고차 다항 식을 이용해 영상을 확대하는 방법으로 양3차회선 보간 법이 많이 이용되고 있다. 양3차회선 보간법은 고주파 영역의 화질이 개선되지만, 보간 화소를 생성하는 계산 식이 복잡해 하드웨어의 구현이 용이하지 않다는 단점 이 있다. 최근 양3차회선 보간법을 개선한 방법으로 3 차 보간 수식을 직접적으로 구현하면서 병렬처리 방법 으로 구현하거나 복잡한 보간 수식을 1차 수식으로 근 사화해 적용하는 기술 등이 연구되고 있다^[4~6]. 그 밖에 도, 같은 영상에 대한 고해상도 영상과 저해상도 영상 의 쌍을 데이터베이스로 구축한 후 이후 복원할 영상과 유사한 영상을 패치단위로 검색하여 이에 대응하는 고 해상도 영상으로 대체하여 영상을 복원하는 방법이 연 구되고 있다^[7]. 또한, 동일한 노출을 가진 다수의 저해 상도 영상과 영상들 간의 이동량을 통해 고해상도 영상 을 복원하는 방법 등이 연구되고 있다.^[8] 이와 같은 방 법들은 확대되는 영상의 화질이 전통적인 보간법 보다 는 우수하지만 영상을 확대하는 수식이 복잡하기 때문 에 실시간 처리나 하드웨어 구현이 어렵거나 하드웨어 구현 시 많은 자원량 및 비용이 요구된다.

본 논문에서는 보간법의 하드웨어 구현 시 적은 연산 량으로 고품질 영상을 생성하기 위해 선형 보간법과 3 차회선 보간법을 결합한 이중 선형-3차회선 보간법을 제안한다. 제안하는 보간법은 4번의 1차원 선형 보간법 과 1번의 1차원 3차회선 보간법으로 이루어진 선형-3차 회선 보간법을 수직방향과 수평방향으로 수행한다. 제 안하는 보간법의 성능 검증을 위해 양선형 및 양3차회 선 보간법을 PSNR과 수행시간, 하드웨어 자원량 측면 에서 비교했다. 실험결과 제안하는 보간법은 하드웨어 자원량 및 수행시간이 양 3차회선 보다 적게 사용되지 만, 제안하는 방법을 통한 결과영상은 PSNR 측면에서 양 3차회선 보간법보다 우수한 성능을 보였다.

본 논문의 구성은 다음과 같다. Ⅱ장에서 기존 보간 법에 대해 소개하고, Ⅲ장에서 제안하는 이중 선형-3차 회선 보간법 및 보간부의 하드웨어 구조를 설명한다. 마지막으로 Ⅳ장에서 실험결과를 분석하고 Ⅴ장에서 결 론을 맺는다.

Ⅱ. 관련 연구

1. 양선형 보간법

양선형 보간법은 가장 일반적인 보간 알고리즘으로 그림 1과 같이 양선형 보간법은 새롭게 생성될 화소에 대해 맵핑되는 원본 영상의 인접한 4개의 화소와 각각 의 화소에 대한 가중치를 곱한 값의 합을 이용하는 방 법이다. 이때,+ 화소 A와 B는 정수이고, 가중치로 사용 되는 x와 y는 0부터 1사이의 실수 값이다. 가중치들은 각각의 인접한 화소로부터의 거리에 반비례하고, 확대 되는 영상의 배율에 따라 선형적으로 결정된다.

그림 1은 보간 화소 *I*를 구하기 위해 인접한 4개 화 소 *A*, *B*, *C*, *D*의 값을 이용하여 양선형 보간을 수행하 는 과정이다. 양선형 보간법은 총 3번의 선형 보간법을 수행한다. 수식(1)과 같이 비례법칙을 이용하여 화소 *A* 와 *B* 그리고 가중치 *x*를 이용하여 보간 화소 E를 계산 한다^[1]. 동일한 방법으로 화소 *C*와 *D*를 참조로 하는 보 간 화소 *F*를 계산할 수 있다. 최종 보간 화소 *I*는 보간 화소 *E*와 *F* 그리고 가중치 *y*를 이용하여 계산된다. 양



선형 보간법은 계산이 비교적 간단하지만 확대된 영상 의 에지부분이 매끄럽지 못하는 단점이 있다.

$$E = (1 - x)A + xB$$

$$F = (1 - x)C + xD$$

$$I = (1 - y)E + yF$$

(1)

2. 양3차회선 보간법

고차다항식을 이용한 보간법은 가중치 함수를 정의 하고, 원본 영상의 주변 화소 값에 가중치를 곱한 값을 모두 합하여 화소 값을 계산하는 방식이다. 고차다항식 을 이용한 대표적인 방법으로는 3차회선 보간법이 있 고, 그림 2(a)와 같이 3차회선 보간법은 인접한 4개의 화소를 사용하여 새로운 보간 화소를 생성한다^[9].

$$f(d) = \begin{cases} 1 - 2|d|^2 + |d|^3, & 0 \le |d| < 1\\ 4 - 8|d| + 5|d|^2 + |d|^3, & 1 \le |d| < 2\\ 0, & 2 \le |d| \end{cases}$$
(2)

그림 2는 1차원 3차회선 보간을 이용하여 2차원 3차 회선 보간법을 수행하는 과정을 보여준다. 그림과 같이



양3차회선 보간법은 원본영상의 16개 화소를 이용하여 새로운 보간 화소를 생성한다. 그림 2(a)와 같이 수직방 향으로 4번의 3차회선 보간을 통해 4개의 보간 화소를 (P_0 , P_1 , P_2 , P_3)생성한다. 새롭게 생성된 4개의 보간 화 소를 이용하여 수평방향으로 1번의 3차회선 보간을 수 행하면 그림 2(b)와 같이 최종 보간 화소 I를 생성한다. 양3차회선 보간법은 4개의 화소를 참조하는 양선형 보 간법보다 많은 16개의 화소를 참조하므로 화질이 우수 하다. 하지만 더 많은 화소를 사용하기 때문에 각 화소 에 대한 가중치를 계산하는데 더 많은 계산량이 요구된 다. 이때, 가중치를 결정하는 가중치 함수는 수식(2)와 같고, 화소간 거리는 1이다. 이때, d의 값은 0부터 1사 이의 실수 값이다.

3. 보간법의 하드웨어 구조

기존 전통적인 보간법은 고정된 패턴으로 영상을 보 간하기 때문에 계산량이 적고, 하드웨어 구현이 쉽다는



그림 3. Lin이 제안한 가중치 발생기의 하드웨어 구조 Fig. 3. Lin's hardware architecture of weighting generation.



그림 4. 이중 전형-3자회전 모간법의 잠소 픽젤 Fig. 4. Reference pixel of double linear-cubic convolution interpolation.



(b) 제안하는 보간법의 하드웨어 구조

그림 6. 제안하는 보간법의 합성 결과 및 하드웨어 구조

Fig. 6. The proposed synthesis result and hardware architecture of interpolation.

장점이 있기 때문에, 기존 보간법을 개선하여 하드웨어 로 구현한 연구가 진행되었다. 전영현 등은 영상 보간 시 발생하는 연산량을 줄이기 위해 영상의 특성을 분석

하여 이용하는 방법을 연구하고 있다^[10]. 인접 화소 값 의 차이가 크지 않다면 양선형 보간법을 이용하고, 인 접 화소 값의 차이가 크다면 선형으로 변형된 3차회선 보간법을 이용하였다. 3차회선 보간법에서 가장 많은 연산량을 차지하는 가중치 계산 부분의 3차 가중치 함 수를 선형으로 변형하였고, 가중치를 계산하기 위해 덧 셈기와 베럴 쉬프트를 사용하였다. 제안된 방법은 기존 의 3차회선 보간법과 비교했을 때, 보간에 필요한 계산 량이 약 50%정도 감소되는 특징이 있다. Lin 등도 기존 3차회선 보간법에서 많은 연산 및 자원이 요구되는 3차 가중치 함수 부분을 개선하여 연산 및 하드웨어 비용을 절약하는 연구를 진행하였다^[5]. Lin 등의 방법을 통해 구현된 방법과 단순히 3차회선 보간법을 하드웨어로 구 현했을 때를 비교하면, 하드웨어 비용을 약 60% 절감할 수 있다. 그림 3은 Lin 등이 제안한 선형으로 변형된 가 중치 함수를 이용해 각 화소의 가중치를 구하는 하드웨 어의 구조이다.

Ⅲ. 제안하는 이중 선형-3차회선 보간법

본 논문에서는 기존 보간법의 특징을 고려해 선형 보 간법과 3차회선 보간법을 이용한 이중 선형-3차회선 보 간법을 제안한다. 그림 4는 제안하는 보간법의 보간 화 소 I를 계산하기 위해 참조되는 12개의 화소를 나타낸 다. 제안하는 방법은 그림 5(a)의 수직방향 선형-3차회 선 보간법과 그림 5(b)의 수평방향 선형-3차회선 보간 법을 이용한다^[11]. 보간 순서는 다음과 같다. 첫째, 그림 5(a)와 같이 4번의 선형 보간법을 통해 4개의(P_1 , P_2 , P_3 , P_4) 화소를 구한다. 둘째, 4개의(P_1 , P_2 , P_3 , P_4) 화 소들을 참조해 1번의 3차회선 보간법을 수행하여 수직 방향 보간 화소 I_v 를 구한다. 셋째, 그림 5(b)와 같이 위 의 두 단계를 반복해 수평방향 보간 화소 I_h 를 구한다. 마지막으로, 최종 보간 화소 $I는 I_v$ 와 I_h 의 평균을 통해 계산된다.

그림 6(a)는 회로 합성 결과를 나타내고, 그림 6(b) 는 .선형 보간법과 양3차회선 보간법을 이용한 이중 선 형-3차회선 보간법의 하드웨어 구조를 나타낸다. 기존 의 양3차회선 보간법을 직접적으로 구현할 경우 수평 보간을 위해 4개의 3차회선 보간부와 수직 보간을 위한 1개의 3차회선 보간부가 필요하다. 그러나 제안하는 보 간법은 수평 보간의 4개 3차회선 보간부를 선형 보간부 로 대체하고, 수직 보간은 1개 3차회선 보간부만을 사 용하기 때문에 계산시간이 빠르고, 하드웨어 자원을 적 게 사용한다. 또한, 제안하는 보간법은 선형-3차회선 보 간법을 수평방향과 수직방향으로 2번 수행하지만 8번의 선형 보간부와 2번의 3차회선 보간부를 사용하지 않는 다. 이중 선형-3차회선 보간부는 4개 선형 보간부와 1 개의 3차회선 보간부를 사용하는 선형-3차회선 보간법 에 8개의 멀티플렉서, 1개의 덧셈기 및 1개의 시프터를 사용함으로써 구현이 가능하다.

보간 방법은 다음과 같다. 보간부에 12개의 참조 화 소(V1~V12)이 입력되면, 먼저 수직방향 보간법을 수행 한다. 수직방향 보간법은 먹스의 selection(sel) 신호에 의해 수행되고, sel 신호에 의해 선형 보간부1에 V₁과 V2, 선형 보간부2에 V3과 V4, 선형 보간부3에 V5과 V6, 선형 보간부4에 V7과 V8의 화소가 입력되어 계산된다. 각 선형 보간을 통해 계산된 값은 3차회선 보간부에 전 송되어 수직방향 보간 화소 I..를 계산한다. 수평방향 보 간법은 수직방향 보간법이 수행된 후에 sel 신호에 의 해 수행된다. 수평방향 보간법이 수행되면 선형 보간부 1에 Vg과 V10, 선형 보간부2에 V3과 V5, 선형 보간부3에 V4와 V6, 선형 보간부4에 V11과 V12의 화소가 입력된다. 각 선형 보간을 통해 계산된 4개의 값은 3차회선 보간 부에 전송되고, 3차회선 보간부는 수평방향 보간 화소 Ih를 계산한다. 마지막으로, 최종 화소 I는 Iv와 Ih의 평 균으로 계산되고, 최종화소의 평균값 I = (I_v + I_h)/2는 덧셈기와 시프터에 의해 계산된다.

Ⅳ. 실험결과

제안하는 보간법은 Xilinx ISE 12.4 프로그램에서 VHDL 언어를 사용해 구현됐고, Xilinx에서 제공하는 ISim Simulator를 이용해 시뮬레이션 됐다^[12]. 제안하는 보간법의 성능 분석을 위해 그림 7과 같은 영상을 사용 했다. 실험에 사용된 원본영상의 크기는 256×256이고 각각 128×128크기로 축소 후 256×256으로 확대한 결과 영상을 원본영상과 비교했다. 본 실험에서는 영상을 축 소하는 과정에 사용되는 보간법이 확대 영상의 화질에 직접적으로 영향을 미치기 때문에 영상 축소 시 보간법 을 사용하지 않는다. 즉, 새롭게 생성될 화소에 대해 맵 핑되는 원본 영상에서 가장 가까운 화소 값을 그대로 가져오는 다이렉트 축소 방법을 사용한다. 성능 분석은 양선형 보간법, 양3차회선 보간법 및 이중 선형-3차회 선 보간법을 PSNR과 수행시간, 하드웨어 자원량 측면 에서 비교했다. 표 1은 축소 후 확대한 영상과 원본영



- 그림 7. 실험영상
- Fig. 7. Experimental images
- 표 1. 보간법에 따른 결과영상의 PSNR 변화[dB]
- Table 1. PSNR change of result image according to interpolation.

Method Image	양선형	양3차회선	이중 선형-3차회선
Lena	27.66	27.31	27.71
Hat	30.57	31.09	31.27
Airplane	25.95	25.58	25.98
House	34.34	34.97	35.18
Bridge	22.31	21.58	22.05
Camera	25.11	24.79	25.10
Man	24.69	25.11	25.56
Pyramid	28.21	27.85	28.23
Girl	28.66	29.66	29.96
Woman	28.47	28.64	29.02

표 2. 보간법 수행에 필요한 클럭 수[clock]

Table 2. The number of clocks required to perform the interpolation.

Method Pixel	양선형	양3차회선	이중 선형-3차회선
1개 화소 보간	4	16	12
전체 영상 보간	262,146	1,048,578	789,500

상의 PSNR 비교 결과를 나타낸다. 표 2는 각 보간법을 이용하여 하나의 보간 화소를 계산하는 클럭 수와 확대 영상을 생성하는데 필요한 전체 클럭 수를 나타낸다. 실험결과 제안하는 방법은 PSNR측면에서 양선형 보간 법보다 평균 0.360dB 우수한 성능을 보였고, 양3차회선 보간법과 비교 했을 때 평균 0.348dB의 성능향상을 보

- 표 3. 보간 모듈 구현 시 주요자원 량
- Table 3. Major resources when implementing interpolation modules.

Method Logic	양선형	양3차회선	이중 선형-3차회선
Slice의 수	26	605	255
Slice Flip Flop의 수	25	42	131
4 LUT의 수	46	1162	472

였다. 일반적으로 양선형 보간법이나 양3차회선 보간법 의 경우 저주파 영역에서는 유사한 성능을 보이고, 고 주파 영역에서는 양3차회선 보간법의 성능이 우수하게 나타나는 경우가 많다. 기존 연구에서도 영상의 특성에 따라 선형 보간법과 3차회선 보간을 선택적으로 사용함 으로써 하드웨어 사용량을 줄인바가 있다^[10]. 제안하는 보간법 또한, 4개의 3차회선 보간부를 선형 보간부로 교체함으로써 하드웨어 사용량을 줄이고, 1개의 3차회 선 보간부를 통해 고주파 영역에서의 우수한 보간 성능 을 나타낸 것으로 판단된다.

표 2에서와 같이 양선형 보간법의 경우 1개의 보간 화소를 계산하는데 필요한 클럭이 4클럭이고, 양3차회 선 보간법의 경우 16클럭이 필요하다. 제안하는 보간법 은 선형-3차회선 보간법을 수평방향과 수직방향으로 2 번 수행하지만, 16클럭이 아닌 12클럭만을 사용한다. 표 3은 각 보간법의 보간 모듈별 하드웨어 자원량을 나타 낸다. 제안하는 보간법은 양선형 보간법에 비해 Slice의 수는 약 10배 증가했지만, 양3차회선 보간법 보다는 2 배 적게 사용된 것을 알 수 있다. Slice Flip Flop은 제 안하는 방법이 양선형보다 5배 양3차회선 보다 3배 많 이 사용했다. 4 input LUT은 양선형보다 10배 많지만, 양3차회선 보간법 보다는 2.5배 적게 사용했다.

V.결 론

논문에서는 하드웨어 구현에 적합한 이중 선형-3차 회선 보간법을 제안했다. 제안한 방법은 기존의 선형 보간법과 3차회선 보간법의 특징을 고려해 4번의 선형 보간법과 1번의 3차회선 보간법으로 이루어진 선형-3 차회선 보간법을 수직방향과 수평방향으로 수행하는 구 조이다. 제안하는 보간부는 선형-3차회선 보간법을 2번 수행하지만 선형-3차회선 보간부에 8개의 멀티플렉서, 1개의 덧셈기 및 1개의 시프터를 추가해 이중 선형-3차 회선 보간부를 설계했다. 실험결과 제안하는 보간법 양 3차회선 보간법과 비교했을 때, 적은 연산량 및 하드웨 어 자원으로 우수한 화질을 제공하기 때문에 하드웨어 구현에 적합하다고 판단된다. 향후에는 제안하는 보간 법을 FPGA 구현을 통해 실시간 환경에서의 우수성을 증명할 것이다.

REFERENCES

- [1] R. C. Gonzalez, R. E. Woods, *Digital image processing*, Prentice Hall, 2008.
- [2] J. A. Parker, R. V. Kenyon, and D. E. Troxel, "Comparison of interpolating methods for image resampling," *IEEE Transactions on Medical Imaging*, vol. 2, no. 1, pp. 31–39, 1983.
- [3] T. M. Lehmann, C. Gonner, K. Spitzer, "Survey: interpolation methods in medical image processing," *IEEE Transactions on Medical Imaging*, vol. 18, no. 11, pp. 1049–1075, Nov. 1999.
- [4] M. A. Nuno-Maganda and M. O. Arias-Estrada, "Real-time FPGA-based architecture for bicubic interpolation: an application for digital image scaling," in Proc. of IEEE conference on Reconfigurable Computing and FPGAs, pp. 1-8, 2005.
- [5] C. C. Lin, M. H. Sheu, H. K. Chiang, C. S. Liaw, Z. C. Wu, and W. K. Tsai, "An efficient architecture of extended linear interpolation for image processing," *Journal of Information Science and Engineering 26*, pp. 631–648, 2010.
- [6] Y. H. Jun, J. H. Yun, J. S. Park, and M. R.

Choi, "Design of an image interpolator for low computation complexity," *International Journal of Information Processing Systems*, vol. 2, no. 3, 2006.

- [7] Y. W. Kang, S. C. Jeong, H. T. Lee, and B. C. Song, "Image up-scaling algorithm using learning-based content-adaptive interpolation," in Proc. of the Institute of Electronics Engineers of Korea conference, vol. 33, no. 1, pp. 216–217, 2010.
- [8] T. H. Lee, H. G. Ha, C. H. Lee, and Y. H Ha, "Super resolution reconstruction from multiple exposure images," *Journal of the Institute of Electronics Engineers of Korea*, vol. 49, no. 1, pp. 73–80, 2012.
- [9] R. G. Keys, "Cubic convolution interpolation for digital image processing," *IEEE Transactions on Acoustic, Speech, and Signal Processing*, vol. asp-29, no. 6, 1981.
- [10] Y. H. Jun, J. H. Yun, J. S. Park, and M. R. Choi, "Implementation of a modified cubic convolution scaler for low computational complexity," *Journal of Korea Multimedia Society*, vol. 10, no. 7, pp.838–845, 2010.
- [11] H. M. Moon and S. B. Pan, "A study on the double linear-cubic convolution interpolation for digital image upscaling," in Proc. of the Korea Institutes of Information Security and Cryptology Conference, vol. 23, no. 1, 2013.
- [12] All Programmable Technologies from Xilinx Inc.: http://www.xilinx.com/



---- 저 자 소 개 ----

문 해 민(학생회원) 2009년 조선대학교 공학사 졸업 2010년 조선대학교 공학석사 졸업 2010년~현재 조선대학교 정보통 신공학과 박사과정 <주관심분야 : 영상압축, 영상처리, 워터마킹>



반 성 범(평생회원) 1991년 서강대학교 공학사 졸업 1995년 서강대학교 공학석사 졸업 1999년 서강대학교 공학박사 졸업 2005년 한국전자통신연구원 정보 보호연구단 생체인식기술 연구팀 팀장

2005년~현재 조선대학교 전자공학과 부교수 <주관심분야 : 바이오인식, 영상처리, VLSI 신호 처리>