Journal of the Institute of Electronics and Information Engineers (전자공학회논문지)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지
DOI QR코드

DOI QR Code

Implementation of Viterbi Decoder on Massively Parallel GPU for DVB-T Receiver

DVB-T 수신기를 위한 대규모 병렬처리 GPU 기반의 비터비 복호기 구현

  • 이규형 (홍익대학교 전자전기공학부) ;
  • 이호경 (홍익대학교 전자전기공학부) ;
  • 허서원 (홍익대학교 전자전기공학부)
  • Received : 2013.05.14
  • Published : 2013.09.25
Download PDF
⟨ Previous Next ⟩

Abstract

Recently, a plenty of researches have been conducted using the massively parallel processing of GPU for the implementation of communication system. In this paper, we tried to reduce software simulation time applying GPU with sliding block method to Viterbi decoder in DVB-T system which is one of European DTV standards. First of all, we implement DVB-T system by CPU and estimate cost time whereby the system processes one OFDM symbol. Secondly, we implement Viterbi decoder by software using NVIDIA's massive GPU processor. In our work, stream process method is applied to reduce the overhead for data transfer between CPU and GPU, as well as coalescing method to lower the global memory access time. In addition, data structure design method is used to maximize the shared memory usage. Consequently, our proposed method is approximately 11 times faster in 2K mode and 60 times faster in 8K mode for the process in Viterbi decoder.

최근 GPU의 대규모 병렬 연산 능력을 이용하여 통신 시스템을 구현하려는 연구가 활발히 진행되고 있다. 본 논문에서는 DVB-T에 적용된 비터비 복호기를 슬라이딩 블록 방법과 함께 GPU에 적용시켜 소프트웨어 모의실험 처리시간을 줄였다. 본 논문에서는 먼저 DTV 표준 방식의 일종인 DVB-T 시스템을 CPU로 구현하여 모의실험을 통해 한 개의 OFDM 심볼을 처리하는데 소요되는 시간을 추정한다. 그리고 슬라이딩 블록 방법을 적용한 DVB-T의 비터비 복호기를 NVIDIA사의 대용량 GPU 프로세서를 이용하여 소프트웨어로 구현한다. 본 논문은 GPU 소프트웨어의 최적화를 위해 CPU와 GPU 간의 데이터 전송에 소요되는 오버헤드를 줄이는 스트림 처리 기법, 전역 메모리 전송 시간을 단축하기 위한 결합 전송 기법 (coalescing), 공유 메모리 접근의 효율성을 높이기 위한 변수 설계 기법 등을 통해서 연산처리 속도를 대폭 향상시켰다. 그 결과 제안된 방식은 CPU 기반의 비터비 복호기보다 2K 모드에서 약 11배, 8K 모드에서 약 60배 정도 빠른 처리 능력을 보인다.

Keywords

References

  1. Z. Lili, Z. Shengbing, Z. Meng and Z. Yi, "Streaming FFT asynchronously on graphics processor units," Proc. IEEE Int. Forum. on Information Technology and Applications (IFITA), pp. 308-312, Jul. 2010.
  2. N. Hinitt and T. Kocak, "GPU-based FFT computation for multi-gigabit wireless HD baseband processing," EURASIP Jounal on wireless communications and Networking, vol. 2010, no. 30, Jun. 2010.
  3. N. K. Govindaraju, B. Lloyd, Y. Dotsenko, B. Smith and J. Manferdelli, "High performance discrete fourier transforms on graphics processors," Proc. ACM/IEEE Int. Conf. on Supercomputing, pp. 1-12, Nov. 2008.
  4. G. Wang, M. Wu, Y. Sun and J. R. Cavallaro, "A massively parallel implementation of QC-LDPC decoder on GPU," IEEE 9th Symposium on Application Specific Processors (SASP), pp.82-85, Jun. 2011.
  5. M. Wu, Y. Sun, S. Gupta, and J. Cavallaro, "Implementation of a high throughput soft MIMO detector on GPU," Journal of Signal Processing Systems, vol. 64, no. 1, pp. 123-136, Sept. 2010.
  6. L. Vangelista, N. Benvenuto, S. Tomasin, C. Nokes, J. Stott, A. Filippi, M. Vlot, V. Mignone, and A. Morello, "Key technologies for next-generation terrestrial digital television standard DVB-T2," IEEE Commun. Magazine, vol. 47, no. 10, pp. 146-153, Oct. 2009. https://doi.org/10.1109/MCOM.2009.5273822
  7. J. C. Lee, D. D. Han and S. Park, "Channel estimation based on path separation for DVB-T in long delay situations," IEEE Trans. Consumer Electron., vol. 55, no. 2, pp. 316-321, May 2009. https://doi.org/10.1109/TCE.2009.5174387
  8. P. J. Black and T. H. -Y. Meng "A 1-Gb/s, four-state, sliding block Viterbi decoder," IEEE Journal of Solid-State Circuit, vol. 32, no.6, pp. 797-805, Jun. 1997. https://doi.org/10.1109/4.585246
  9. M. Véstias and H. Sarmento, "Tradeoffs in the design of sliding block Viterbi decoders for MB-OFDM UWB systems," IEEE second Int. Conf. on Consumer Electron. (ICCE), pp. 173-177, Sept. 2012.
  10. Z. Du, Z. Yin and D. A. Bader "A tile-based Parallel Viterbi Algorithm for Biological Sequence Alignment on GPU with CUDA," IEEE International Symposium, pp. 1-8, Apr. 2010.
  11. NVIDIA corp., NVIDIA CUDA C Best Practices Guide 5, Oct. 2012.
  12. NVIDIA corp., NVIDIA CUDA C Programming Guide 5, Oct. 2012.
  13. A. J. Viterbi, "Error bounds for convolutional codes and an asymptotically optimum decoding algorithm," IEEE Trans. Inform. Theory, vol. 13, no. 2, pp. 260-269, Apr. 1967. https://doi.org/10.1109/TIT.1967.1054010