
위성통신을 위한 강인한 TDMA Frame 구조 및 초기동기 기법

고동국* · 윤원식**

A Robust TDMA Frame Structure and Initial Synchronization in Satellite Communication

Dongkuk Ko* · Wonsik Yoon**

요 약

위성통신에서 이용 효율을 높이기 위해 Time division multiple access (TDMA)를 사용하였으며, 대표적으로 Digital Video Broadcasting- Satellite Second Generation (DVB-S2) 등으로 표준화되어 운용되어 왔다. 본 논문에서는 이미 표준화된 DVB-S2를 직접 사용하기 어려운 특수한 용도의 시스템이 필요하였고, 이를 위하여 다소 주파수 운용 효율 저하를 감수하더라도 열악한 전파환경에서도 신뢰성있게 운용이 가능한 TDMA 프레임 구조를 연구하였다. 프레임 주기가 12초로 수~수십 msec인 일반적인 TDMA 시스템 프레임 구조와 차이가 많고, 이에 따른 시간 및 주파수 드리프트 등을 고려하였다. 그리고 주파수 오프셋이 25 kHz이고 낮은 Signal To Noise Ratio(SNR)에서도 초기 타이밍 동기 및 주파수와 페이저 초기 동기를 확보하는 방식을 제시하였다. 이를 검증하기 위하여 시뮬레이션 및 연동시험을 수행한 결과 SNR - 2.5 dB에서도 안정적으로 동기가 확보됨을 알 수 있다.

ABSTRACT

A TDMA system in satellite communication has been utilized. Especially DVB-S2 was standardized and now operated in satellite broadcasting system. In this paper, we propose a TDMA frame structure appropriate for special purpose which has the good reliability in a poor RF environment even if frequency efficiency is decreased. TDMA frame duration is 12 seconds which is long duration in comparison with general TDMA system with several ms. Designing the frame structure, time and frequency shift in single frame duration are considered. Simulation results show that the proposed frame structure and synchronization method has robust synchronization performance when the terminal is even in low SNR as well as 25 kHz frequency offsets.

키워드

위성통신, TDMA, 프레임구조, 초기동기

Key word

Satellite Communication, TDMA, Frame Structure, Initial Synchronization

* 정회원 : 아주대학교, LIG넥스원 (dongkuk.ko@lignex1.com)

접수일자 : 2012. 06. 05

** 정회원 : 아주대학교 (교신저자)

심사완료일자 : 2012. 06. 20

I. 서론

위성통신은 지형적인 영향 및 기후의 영향을 받지 않는 통신시스템이나 통신망 구축 및 운용비용이 고가이며, 주파수 재사용 등에서 많은 제약이 따른다. 이에 따라 위성통신시스템을 효율적으로 운용하기 위한 다원 접속방식으로 **FDMA, TDMA, SS-TDMA, CDMA** 등이 제안되었고 많은 연구가 이루어져 왔다. 그러나, **FDMA**는 회선 할당시 유연성이 떨어지고, 위성통신 캐리어 수가 증가함에 따라 혼변조 문제가 심각해져 회선 이용 효율이 떨어지게 된다. 이러한 단점을 개선하기 위해 **TDMA**를 제안하게 되었고, **TDMA** 방식은 통신요구에 탄력적으로 대처가 가능하여 운용효율이 뛰어나고 회선 증가에 따른 캐리어의 혼변조 문제가 없어서 전력 이용 효율이 높다[1].

본 논문에서는 이미 표준화된 **DVB-S2**를 직접 사용하기 곤란한 특수한 통신환경을 위한 새로운 **TDMA** 프레임 구조를 제안한다[5]. 다소 주파수 운용효율 저하를 감수하더라도 열악한 전파환경에서도 신뢰성 있게 운용이 가능한 프레임 구조를 제안하였다. 이 프레임구조를 기반으로 하여 초기 타이밍 동기 및 주파수와 페이지 초기 동기를 추적하기 위한 방법을 제안한다. 제안한 방식의 성능을 평가하기 위하여 시뮬레이션을 수행하여 성능을 도시하였다.

본 논문의 구성은 다음과 같다. II장 및 III장에서는 설계요구 조건 및 설계요소를 분석하였고, IV장 및 V장에서는 프레임 및 송수신 설계를 기술하며 VI장에서는 시험 결과를 제시하였다. 마지막으로 VII장에서 결론을 맺는다.

II. TDMA 구조와 설계요구조건

회선당 통신단가 증가 및 각종 다양한 데이터 서비스 요구 등에 효율적으로 대응하기 위한 방법 중 하나로 오래 전부터 위성 **TDMA** 시스템에 대한 많은 연구가 되어 왔다. 그림 1에 가장 일반적인 위성 **TDMA** 시스템의 프레임 구조를 나타내었다[3].




그림 1. 일반적인 위성 TDMA 프레임 구조
Fig. 1 General satellite TDMA frame structure

본 논문에서 제시하고자 하는 위성 **TDMA** 구조 설계를 위한 요구조건은 표 1에 기술하였으며 위성서비스 영역은 한반도 내이다. 허용 주파수 대역폭은 1 MHz이고, S/N 0 dB 환경에서 56 kbps에서 256 kbps로 설계 가능하나 256 kbps로 한정하여 설계 분석안을 제시하였다[4].

표 1. 설계를 위한 요구 조건
Table. 1 Design requirement

구분	전송 속도			
	256kbps	128kbps	64kbps	56kbps
타임 슬롯수	1000	1000	500	500
슈퍼 프레임 주기	12초			
오류정정부호	RS+TCC			
변조방식	(O)QPSK	BPSK	BPSK	BPSK
		(O)QPSK	(O)QPSK	(O)QPSK
심볼률(kbps)	629	629	314.5	314.5
		314.5	157.25	157.25
주파수 대역폭 (kHz)	943.5	944	472	472
		472	235.8	235.8
주파수 오프셋	25 kHz			
심볼 지터	최대 5%이하			
단말 이동속도(최대)	100 km/h 이상			
1일 위성 이동거리	100 km/day			

III. TDMA 프레임 설계 요소

3.1. 가드 심볼 수

단말이 최초 위성으로 부터 거리를 알아내야 한다. 이 거리를 추정하기 위하여 레인지(ranging)신호를 송수신 하게 된다. 이때 위성과 한반도내에 배치된 각 단말간 거리 차이에 의해서 타 가입자의 타임 슬롯을 침범할 수 있다. 이를 방지하기 위하여 타임슬롯간 최소한 충돌을 피할 수 있도록 가드구간이 필요하다. 한반도 빔을 기준으로, 단말 간 최대 거리차이를 약 900 km로 가정할 때 전파 시간 지연은 약 3 ms이다. 최대 전송 심볼수를 629 ksps로 가정시 가드 심볼 수는 1887 sps이며 이를 표 2에 나타내었다.

표 2. 기술적 요구사항
Table. 2 Technical requirement

항목	분석 결과
위성 - 각 단말 간 거리 차이(최대)	약 900 km
지연 시간 오차	약 3 ms
가드 심볼 수	1887 sps (심볼 수 629 ksps 가정)

3.2. 드리프트를 고려한 레퍼런스 버스트 수

1개의 슈퍼프레임 시간을 12 초로 가정하고, 단말의 이동속도가 100 km/h로 가정할 경우, 12 초 동안 단말 이동으로 인한 1.1 μs의 전파지연 시간오차가 발생한다. 이는 심볼간 오차의 70% 정도 수준이다. 이를 보정하기 위한 슈퍼 프레임 중간에 기준 신호가 필요하며, 심볼오차 3.5% 수준을 목표로 하여 20개의 Reference Burst 신호를 정하였다.

3.3. 위성체 이동에 따른 드리프트

정지궤도 위성의 자체 이동 범위는 1일 동안 최대 100 km정도 이다. 이는 순간 변동량이 미세하나 TDMA 타이밍 추적과정에서 보상되어야 하며 이를 각 타임슬롯 구간별 Guard 심볼수로 126 심볼로 정하였다.

표 3. 위성체 이동에 따른 드리프트
Table. 3 Drift of satellite

항목	100km (위성 Drift 영향)
Time difference	약 200 μs
가드 심볼수 (629 ksps)	126심볼

3.4. 주파수 오프셋

위성과 단말간의 기준 클럭의 정확도에 따라서 주파수 오프셋이 발생하게 되고 또한 위성과 단말의 이동에 의해서 주파수 오프셋이 발생한다. 주파수 오프셋을 분석한 결과 최대 4 kHz이며, 이를 표 4에 나타내었다. 그러나 본 연구에서는 향후 고속 이동단말의 주파수 오프셋 및 보다 신뢰성 있는 운용을 보장하기 위하여 최대 25 kHz를 주파수 오프셋으로 설정하여 설계하였다.

표 4. 위성과 단말의 주파수 오프셋 추정
Table. 4 Frequency offset estimation

오프셋 발생 요소	기준클럭	Frequency	오프셋 값	
	정확도 ^{주)}			
단말 송신 오프셋	1x10 ⁻⁷	8.4GHz	840Hz	
단말 수신 오프셋	1x10 ⁻⁷	7.75GHz	775Hz	
위성 중계기 오프셋	1x10 ⁻⁶	650MHz (=8.4G-7.75G)	650Hz	
위성 움직임에 의한 Doppler Shift (4m/s)	-	Tx	8.4GHz	112Hz
		Rx	7.75GHz	103.3Hz
고정 Frequency 오프셋 값	-	-	2480.3Hz	
이동에 의한 Doppler freq shift (100km/h)	-	Tx	8.4GHz	777Hz
		Rx	7.75GHz	717Hz
Total Frequency 오프셋(Max)	-	-	3,974Hz (최종 25kHz 목표)	

* 주) 0.1ppm/년 정확도 조건

IV. 위성 TDMA 프레임 설계

슈퍼 프레임 주기는 요구조건에 따라 총 12 초를 주기로 설정하였고, 1,000 명의 사용자 가입이 가능하여야 하므로 1,000 개의 타임슬롯을 기본으로 하였다. 단말의 이동성을 고려하여 20 개의 레퍼런스 버스트(Reference Burst:RB)를 고려하였고, 슈퍼프레임은 20 개의 서브프레임으로 구성하였다. 서브프레임은 1 개의 레퍼런스 버스트와 50 개의 트래픽 버스트로 구성되어 타임슬롯을 구분하였다. 1 개의 타임슬롯은 600 ms 가 되도록 정의하였으며, 슈퍼 프레임 구조를 그림 2에 나타내었다[2].




그림 2. 슈퍼 프레임 구조
Fig. 2 Super-frame structure

4.1. 레퍼런스 버스트

총 7400 심볼로 구성되어 있고, 위성체의 1일 드리프트(약 100km)를 고려하여 126 심볼의 Guard를 두었으며, 슬롯 타임 동기 및 주파수 동기를 위하여 Preamble A, Preamble B를 두었고 모든 단말에게 수신되어야 하는 공통정보를 Broad Casting CH(BCCH)로 송신하도록 구성하였다.

BCCH 데이터는 운용국에서 필요한 정보들을 단말 전체에 방송하는 채널로, 약 2K Bit 정도를 요구하였고, 이에 따라 3848 심볼을 할당하였다. 나머지는 가능한 Preamble A, B 영역으로 할당함으로써 높은 신뢰성을 보장하였다.




그림 3. 레퍼런스 버스트 구조
Fig. 3 Reference burst structure

4.2. 트래픽 버스트

총 7400 심볼로 구성되어 있으며 위성체의 1일 드리프트(약 100km)를 고려하여 126 심볼의 Guard를 두었다. 슬롯 타임 동기 및 주파수 동기를 위하여 Preamble A를 두었고 Data 1 - 6의 변조방식인 QPSK인 점을 고려하여 페이저 보상을 위하여 UW를 사용한다. 전체 7400 심볼 중 가입자 정보는 총 6개이며, 이 중 Data 1-3에는 868 심볼, Data 4-6에는 864 심볼이 실린다.



그림 4. 트래픽 버스트 구조
Fig. 4 Traffic burst structure

4.3. 레인지 버스트

레인지 버스트는 총 7400 심볼로 구성되어 있으며 단말이 초기 위성간 거리를 측정하기 위해 사용된다. 자신이 위성과의 거리를 측정하기 위하여 레인지 버스트를 송신하고 위성에서 수신된 Preamble B 와의 수신시간 차이를 분석하여 거리를 추정한다. 이때 타 단말과의 시간적인 간섭을 배제하기 위하여 앞에서 고려한 1887 심볼이 필요하다. 그러나 구현 마진 및 향후 등장할 단말 등을 고려하여 2600 Guard 심볼을 두었다.




그림 5. 레인지 버스트 구조
Fig. 5 Ranging burst structure

V. 송수신기 설계

5.1. 송신기 설계

송신기는 오류정정 부호기를 사용하며 버스트 빌더를 통하여 TDMA 망에 송신이 가능한 프레임으로 변경한 후 70 MHz IF 주파수로 변경하여 송신한다. 그림 6에 송신기 전체에 대한 구조를 나타내었다.




그림 6. 송신기 구조
Fig. 6 Transmitter block diagram

심볼매핑은 레퍼런스 버스트와 트래픽 버스트에 따라 차등 적용되며, 레퍼런스 버스트의 경우 Data를 DBPSK로 변조한다. 트래픽 버스트는 심볼 길이와 데이터속도에 따라서 BPSK, QPSK 변조방식으로 심볼 매핑한다.

표 5. 심볼 매핑 구성
Table. 5 Symbol mapper structure

구분	Preamble	Data
레퍼런스 버스트	DBPSK (phase-offset= $\pi/4$)	DBPSK (phase-offset= $\pi/4$)
트래픽 버스트	DBPSK (phase-offset= $\pi/4$)	BPSK (phase-offset= $\pi/4$), QPSK

5.2. 수신기 설계

수신된 아날로그 신호를 디지털 신호로 변환하여 동기화 및 복조 과정을 수행한 후에 채널 복호화를 거쳐서 데이터를 수신하며, 그림 7에 수신기 전체 구조를 도시하였다.




그림 7. 수신기 구조
Fig. 7 Receiver block diagram

5.3. 하향링크 초기 동기 설계

하향링크 초기 동기 전체 절차를 그림 8에 도시하였다. 슬롯 타이밍 동기는 첫째 서브프레임에서 1개의 심볼당 2개의 샘플 ($1/2f_s$) (f_s : 샘플 주파수) 단위로 레퍼런스 버스트 슬롯의 시작점을 검출하는 슬롯 타이밍 동기화 및 둘째 서브프레임 이후부터 심볼당 4개의 샘플 ($1/4f_s$) 단위로 레퍼런스 버스트의 시작점을 검출하는 coarse symbol 동기, 그리고 $1/8$ 단위의 해상도로 타이밍을 보정하는 심볼 타이밍 동기화 나뉜다[6].




그림 8. 하향링크 초기 동기 절차
Fig. 8 Return link initial synchronization flow

동기부를 슬롯 타이밍 동기와 coarse symbol 동기로나는 목적은 구현 시 많은 시프트 레지스터가 필요하게 되며, 면적 효율 저하가 발생하게 때문이다. 첫째 서브프레임의 half-symbol 동기 검출범위가 SNR = 0 dB 에서 -1/2 ~ 1/2 심볼을 넘지 않으나, 시속 100 km 속도로 이동 시 30초 동안 레퍼런스 버스트가 수신되지 않을 경우 시간 드리프트가 2.75 μs 발생하고 이는 심볼편차로 약 1.8 심볼이 발생하게 된다. 그러므로 coarse symbol 동기 검출범위를 -2 ~ 2 심볼로 정하였다.

레퍼런스 버스트를 사용한 초기 심볼 동기는 슬롯 타이밍 동기, coarse symbol 동기, frequency offset 동기, common phase 동기로 구성된다[9]. 슬롯 타이밍 동기 검출은 첫째 서브프레임 구간에서 수행하며, 레퍼런스 버스트의 검출은 가장 높은 상관값과 그 다음 상관 값과의 차이가 3dB 이상이면 검출한 것으로 판단한다.

슬롯 타이밍 동기 검출 후, 그 다음 셋째 서브프레임의 레퍼런스 버스트 preamble-A 구간에서는 coarse symbol timing을 수행하고, preamble B 구간에서는 frequency offset과 common phase를 계산한다. Common phase는 계산하고 BCCH에서 데이터 복조한다. BCCH 데이터에서는 CRC check를 하여 오류가 없다면, 초기동기가 성공하게 된다.

5.4. 슬롯 타이밍 동기

DBPSK 신호인 Preamble A의 300개 심볼을 2배 샘플된 데이터와 이미 알고 있는 데이터의 2배 샘플된 심볼을 상호 상관 특성을 측정하여 신호의 유사성을 비교한다. 관련 수식과 구조를 그림 9에 도시하였다[9].

$$R(m) = \sum_{k=m}^{k=P+m-1} \{ (r^*(2k) \cdot r(2(k+1))) \cdot (d(k) \cdot d^*(k+1)) \} \quad (1)$$

$$= \sum_{k=m}^{k=P+m+1} \{ (e^{-j(\varphi_1+\theta)} + n_1^*) \cdot (e^{-j(\varphi_2+\theta)} + n_2) \cdot e^{j(\varphi_1-\varphi_2)} \}$$

$$\approx P \cdot E \{ (e^{-j(\varphi_1+\theta)} + n_1^*) \cdot (e^{-j(\varphi_2+\theta)} + n_2) \cdot e^{j(\varphi_1-\varphi_2)} \} = P$$

$$\tilde{m} = \operatorname{argmax}_m (R(m) > th_{init-tmc})$$

$r(k)$: sampled receiving data
 $d(k)$: PN data
 m : frame no
 p : no of data




그림 9. 슬롯 타이밍 동기부 구조
Fig. 9 Slot-timing synchronization structure

5.5. Coarse symbol timing 동기

두번째 서브프레임부터 슬롯 타이밍 동기화 coarse symbol 동기를 동시에 수행한다. Coarse symbol 동기는 Preamble-A 심볼 1600개를 모두 활용한다. 구현시 FPGA의 규모를 고려하여 17개의 serial-correlator를 사용하였다. Preamble A PN generator, DBPSK 복조부(auto-correlator), 17개의 serial-correlator 그리고 최대값 검출부로 구성된다.

RRC 출력인 DBPSK 신호는 4-sample auto correlator를 통과하여 BPSK로 복조한다. 그리고 1 fs(샘플링 주파수)로 출력하는 Preamble A는 4fs로 Up-sample한 후, sample(4fs)단위로 지연시켜 총 17개의 sample 단위로 지연한 Preamble-A 심볼을 생성한다. 각각의 심볼은 슬롯 타이밍 동기화에서 검출한 슬롯의 시작 지점을 기준으로 -8/4, -7/4, ..., 6/4, 7/4, 8/4 심볼 지점에 정렬하도록 지연시킨다.

Serial correlator는 Preamble A와 BPSK 심볼을 곱한 후, Preamble A 길이 단위로 합산하는 블록이다. Preamble A의 심볼은 -1,1만 존재하므로, 곱셈부 연산은 Preamble A를 따라 부호를 뒤집거나, bypass 된다. 각각의 Preamble-A를 따라 BPSK 심볼의 부호를 복조한 결과값은 각각의 adder에서 Preamble-A 길이만큼 합산을 수행한다. 합산결과를 R(-8), R(-7), ..., R(6), R(7), R(8)순으로 나오며 최대값 검출부에 입력한다. 최대값 검출부는 R(-8)~R(8)중에서 최대값을 갖는 해당 인덱스를 최종값으로 출력한다. 관련 수식은 아래와 같고 구조는 그림 10에 도시하였다[7,10].

$$R(m) = \left| \sum_{k=0}^{N-1} \{r(m+4k)r^*(m+4(k-1))p(k)\} \right| \quad (2)$$

$$\approx \left| \sum_{k=0}^{N-1} \left\{ e^{j\pi/4} + \tilde{a}(m+4k)n^*(m+4(k-1)) + \tilde{a}^*(m+4(k-1))n(m+4k) + \right. \right.$$

$$\left. \left. n(m+4k)n^*(m+4(k-1)) \right\} \right|$$

$$\approx \left| \sum_{k=0}^{N-1} \{e^{j\pi/4}\} \right| = N$$

$$r(m+4k) = \tilde{a}(m+4k) + n(m+4k)$$




그림 10. Coarse symbol 동기부
Fig. 10 Coarse symbol timing synchronization structure

5.6. 심볼 시간 미세 조정

두 번째 서브프레임의 Preamble A에서 얻어진 시간 정보를 이용하여 -1~+1 심볼 범위에서 샘플 단위로 Preamble B를 보정한다. 두번째 서브프레임의 Preamble B에서 주파수/위상 동기를 수행한다. 동시에 두번째 프리앰블부터 BCCH 구간 일부까지 fine symbol synchronization을 수행하고 coarse symbol synchronization 결과를 함께 이용하여 보정한다.

Matched filter를 통과한 수신 신호는 cyclo stationary 특성을 갖게 된다. 따라서 초기 동기 이후 레퍼런스 버스트를 이용한 시간 추적 보정은 SLN (square-law nonlinear) 방식을 통하여 수행한다. 그림 11은 SLN의 동작 흐름과 수식을 나타내며 여기서는 T/4의 sampling rate로 입력된다[8].

$$X = \sum_{k=0}^{4L-1} |r(s+k)|^2 e^{-j2\pi/4} \quad (3)$$

$$= \sum_{k=0}^{4L-1} |r(s+k)|^2 (-j)^k$$

$$\tau_d = 1/2\pi \text{atan}(X), \quad -1/2T < \tau_d < 1/2T$$




그림 11. SLN 동작 흐름
Fig. 11 SLN operation concept

여기서 T 는 심볼시간이며 k 는 $T/4$ 단위의 sample 인덱스이고 L 은 SLN 수행 길이를 의미하며 본 논문에서는 1024개를 선택하였다.

5.7. 초기 주파수 동기

초기 주파수 동기부는 일정 심볼 간격의 프리앰블간에 상호 상관을 통해서 25 kHz 주파수 오프셋을 추정할 수 있다. 레퍼런스 버스트는 2개의 프리앰블중 preamble B는 주파수 동기 획득에 사용된다. 초기 주파수 동기의 주파수 오프셋 추정방법을 그림 12에 도시하였다. DBPSK 변조된 Preamble B 심볼과 D 심볼 지연시킨 Preamble B 심볼의 f_s 단위로 auto correlation을 수행하여 얻은 위상 회전값을 각도로 환산하여 추정한다[11,12].




그림 12. 초기 주파수 동기
Fig. 12 Initial frequency synchronization

5.8. Common Phase 동기

주파수 오프셋이 존재하는 DBPSK 변조된 BCCH 데이터는 BPSK로 복조시 주파수 오프셋이 모든 심볼에 대해서 동일한 common phase로 변환된다. 이 common phase를 제거할 목적으로 레퍼런스 버스트의 preamble B에서는 common phase 추정을 수행한다. 두 번째 서브프

레이미 이후부터 common phase 추정부를 수행하며, 추정된 common phase는 preamble-B 이후의 BCCH 데이터부터 복조를 시작한다.

Common phase 복조부의 구성은 DBPSK 복조를 위한 auto correlation부와 BPSK 변조된 Preamble B 생성부 그리고 누적부로 구성된다. 입력된 BPSK ($\pi/4$ -offset) 심볼은 BPSK 변조된 Preamble B와 곱해복소수 곱셈후 Preamble B 길이 만큼 누적을 수행한 후, 각도로 변환한다.




그림 13. Common phase 동기
Fig. 13 Common phase synchronization

VI. 초기 동기를 위한 시뮬레이션 결과

본 논문에서 제안한 TDMA 프레임과 동기 방식을 Matlab을 이용한 시뮬레이션과 연동 시험을 수행하였고 그 결과는 다음과 같다.

6.1. 슬롯 타이밍 동기

그림 14는 주파수 오프셋 25 kHz에서 슬롯 타이밍 자기 상관 성능으로, SNR에 따른 자기 상관 최대값과 두번째 큰 값의 비를 나타내고 있으며 SNR =0에서 약 7 dB 정도로 규격 3 dB를 보다 충분히 크다.

6.2. Coarse Symbol Timing 동기

그림 15는 Coarse symbol timing 동기 과정 중 주파수 오프셋 25 kHz에서 심볼1 오프셋에 따른 correlation 값을 나타낸다. +/-0.5 심볼 이내에서 트래킹이 잘 이루어지고 있

음을 알 수 있다.




그림 14. Slot timing 자기상관 특성
Fig. 14 Slot timing autocorrelation characteristics




그림 15. Coarse symbol timing correlation
Fig. 15 Coarse symbol timing correlation

6.3. 초기 주파수 동기

그림 16은 주파수 오프셋 25 kHz에서 심볼 에러별 SNR에 따른 초기 주파수 오프셋 추정부의 성능을 나타낸다. SNR=0에서 25 kHz 주파수 오프셋 및 심볼 오류가 12.5%인 환경에서도 약 700Hz 정도의 추정 오차를 나타내고 있다.

6.4. Common Phase 동기

그림 17은 Quarter-rate(157.25 kbps)의 전송속도, frequency 오프셋=0~40 kHz에서 SNR에 따른 common-phase recovery의 성능을 나타낸다.




그림 16. 초기 주파수 오프셋 추정부 성능
Fig. 16 Initial frequency offset estimation characteristics




그림 17. Common phase recovery 성능
Fig. 17 Common phase recovery characteristics

6.5. 초기 동기 획득 성공 횟수 시험

초기동기의 최종 성능을 검증하기 위하여 기준모뎀에서 레퍼런스 버스트를 송출하고, 단말 모뎀에서 레퍼런스 버스트를 수신한 후 각각 지정된 타임슬롯으로 레인징 버스트를 송출하여, 1분 내에 레인징 트래킹이 모두 완료되는 시점을 기준으로 초기동기 성공으로 지정하여 SNR에 따라 100 회 시도하여 초기동기 성공 확률 횟수를 시험하였다. 그림 18은 SNR별 망 가입 성공횟수를 나타낸 것으로, S/N이 약 -2.5 dB에서도 안정적으로 동기가 확보됨을 알 수 있다.




그림 18. 초기동기 시험 결과
Fig. 18 Initial synchronization test result

VII. 결 론

본 논문에서는 일반적인 TDMA 구조를 사용할 수 없는 열악한 환경에서도 신뢰성 있게 운용이 가능한 위성 TDMA frame 구조를 제안하였다. 또한 제한한 프레임 구조에 적합한 초기동기 알고리즘을 제안하였고 시뮬레이션과 시험을 통하여 열악한 채널 환경에서도 우수한 동기 성능을 보임을 알 수 있다. 설계한 프레임 구조 및 동기 알고리즘을 모델간에 실제 연동하여 동기성능을 시험한 결과 -2.5 dB의 낮은 SNR 에서도 안정된 수신 동기가 가능함을 알 수 있었다.

참고문헌

[1] Dr. Kamilo Feher. "Digital Communications, satellite/ earth station engineering" Prentice Hall, pp 336 - 375, 1981.

[2] J. Han, J. P. Lee, D. Jang, S. Oh and I. Oh, "The maintenance of TDMA network synchronization when reference burst is vanished in K-JTDLS," IEEE MILCOM, 2011.

[3] Gerard Maral, Micael Bousquet. "Satellite Communications Systems, System, Techniques and

Technology" fourth edition, John Wiley & Sons, LTD pp291-306, 2003.

[4] Timothy Pratt, Charles W.Bostian, Jeremy E. Allnutt, : "Satellite Communications, Second Edition", John Wiley & Sons, LTD, pp 233-246, 2003.

[5] European Standard ETSI EN 301 790 V1.5.1 (2009-05) pp 21-34, pp. 63-69.

[6] R. A. Scholtz, "Frame synchronization techniques," IEEE Trans. Commun., vol COM-28, pp. 1204-1212, Aug. 1980.

[7] W. Zhuang, "Noncoherent hybrid parael PN code acquisition for CDMA mobile communications," IEEE Trans. Veh. Technol., vol. 45, no. 4, pp. 643-656, Nov 1996.

[8] M. Oerder and H. Meyr, "Digital Filter and Square Timing Recovery," IEEE Trans. Comm., vol. 36, no. 5, pp. 605-612, May 1988.

[9] F. Classen, H. Meyr, and P. Schier, "An all feedforward synchronization unit for digital radio," IEEE Proc. VTC, pp. 738-741, May 1993.

[10] Jang Woong Park, Myung Hoon Sunwoo, "Low Complexity Synchronizer Using Common Autocorrelator for DVB-S2 System", Journal of Semiconductor Technology and Science, VOL 9, NO.4, DECEMBER, 2009.

[11] 송승호, "Burst 전송을 위한 반송파 주파수 복구 및 DVB-RCS 시스템에서의 적용", 건국대 석사학위 논문, pp.16 ~ 18. 2009.

[12] 김형직, "DVB-RCS 시스템의 주파수 동기화 관한 연구", 성균관대 석사학위 논문, pp. 29 ~ 34. 2003.

저자소개



고동국(Dongkuk. Ko)

1986년 경북대학교
전자공학과 학사
2012년 아주대학교
전자공학과 석사

1994년 LG정밀 선임연구원
2005년 LIG넥스원 수석연구원
1986년~현재 LIG넥스원 통신연구센터 팀장
※관심분야: 이동통신시스템, 위성통신시스템



윤원식(Wonsik Yoon)

1984년 서울대학교
제어계측공학과 학사
1986년 한국과학기술원
전기 및 전자공학과 석사

1991년 한국과학기술원 전기 및 전자공학과 박사
1991년 금성전기 선임연구원
1994년 LG정밀 책임연구원
1995년 University of Victoria 방문교수
2001년 콘텔라 CTO
2007년 University of Florida 방문교수
1994년~현재 아주대학교 전자공학과 교수
※관심분야: 이동통신시스템, 무선네트워크