초록
본 논문에서는 기븐스 회전 기반의 QR 분해를 고속으로 하기 위한 하드웨어 구조를 제안하였다. 제안된 접근 방식은 단위시간 당 처리량을 증대하기 위해 임의의 행렬을 직교행렬과 상삼각행렬의 곱으로 분해하는 과정 중 기븐스 회전을 위한 행렬의 기준 성분을 1개만 고정적으로 두지 않고 가능한 한 증가시킨다. 또한 기븐스 회전을 고속의 SSL-코딕(CORDIC)으로 구성하여 처리속도를 더욱 증대하였다. 제안 방법은 QR 분해의 성능을 기존의 TSA(triangular systolic array) 방식에 비해 비약적으로 향상되었을 뿐 아니라, 연산의 중간 결과를 저장하는 플립플롭의 개수를 경감하여 회로의 면적 또한 감소시키는 효과를 보여준다. 제안하는 QR 분해 하드웨어는 TSMC $0.25{\mu}m$ 공정을 사용하여 구현되었다. 실험 결과, $8{\times}8$ 행렬의 QR 분해에 대해 제안 구조는 TACR/TSA 기반 구조와 비교하여 75.24%의 성능 향상을 이룩할 수 있었다.
This paper presents an efficient hardware architecture to enable the high-speed Givens rotation-based QR decomposition. The proposed architecture achieves a highly parallel givens rotation process by maximizing the number of pivots selected for parallel zero-insertions. Sign-select lookahed (SSL)-CORDIC is also efficiently used for the high-speed givens rotation. The performance of QR decomposition hardware considerably increases compared to the conventional triangular systolic array (TSA) architecture. Moreover, the circuit area of QR decomposition hardware was reduced by decreasing the number of flip-flops for holding the pre-computed results during the decomposition process. The proposed QR decomposition hardware was implemented using TSMC $0.25{\mu}m$ technology. The experimental results show that the proposed architecture achieves up to 70 % speed-up over the TACR/TSA-based architecture for the $8{\times}8$ matrix decomposition.