

600 V급 Super Junction MOSFET을 위한 Field Ring 설계의 관한 연구

홍영성¹, 정은식², 강이구^{1,a}

¹ 극동대학교 태양광공학과

² 메이플 세미컨터터(주)

A Study on Field Ring Design of 600 V Super Junction Power MOSFET

Young-Sung Hong¹, Eun-Sik Jung², and Ey-Goo Kang^{1,a}

¹ Department of Photovoltaic Engineering, Far East University, Chungbuk 369-700, Korea

² Maple Semiconductor, Incorporated, Bucheon 421-150, Korea

(Received March 20, 2012; Revised March 23, 2012; Accepted March 23, 2012)

Abstract: Power semiconductor devices are widely used as high voltage applications to inverters and motor drivers, etc. The blocking voltage is one of the most important parameters for power semiconductor devices. Generally most of field effect concentrations shows on the edge of power devices. Can be improve the breakdown characteristic using edge termination technology. In this paper, considering the variables that affect the breakdown voltage and optimization of parameters result for 600 V Super Junction MOSFET Field ring.

Keywords: Power device, Field ring, Breakdown voltage, Edge termination, Super Junction

1. 서 론

파워 소자는 전압 구동 방식으로 동작하는 소자이며, 큰 전력을 처리하기 위해 설계된 스위칭 디바이스로써 전원 공급 장치, 변환기, 모터 제어기 등에 널리 사용된다. 산업용 모터 구동에 사용되는 파워 소자의 동작 상태에서 낮은 온 저항은 전력 공급의 손실은 줄여줌으로 효율을 높이고 결과적으로 저전력 구현을 가능하게 한다.

이렇듯 IGBT (insulated gate bipolar mode transistor)와 MOSFET (metal oxide silicon field effect transistor) 계열의 파워 소자의 응용 범위가 넓어지고 최

근에는 빠르게 고용량화가 되어가고 있다. 이렇게 다양한 응용분야에서 사용되는 파워 반도체 소자의 중요한 변수로는 항복 전압 특성이 있다. 일반적으로 드리프트 영역의 농도를 낮추게 되면 전압은 증가하지만 온저항과 같은 기타 특성들이 감소하는 트레이드오프 관계를 유지함으로 설계 시 항복전압을 높임과 동시에 온 저항은 최소로 하는 최적화 설계를 해야 한다. 일반적으로 대부분의 파워 반도체 소자는 모서리 부분에 전계 집중 현상이 발생하여 항복전압의 저하가 일어나게 되므로 접합마감 기술을 적용하여 공핍층 영역의 경계를 확장시켜 곡률 접합에서의 전계를 분산함으로써 항복전압 특성을 향상시키고 있다. 본 논문에서는 먼저 항복전압에 영향을 주는 변수들을 고려하고 600 V급 super junction MOSFET에 필드링의 해석을 통해 성능을 평가하였다.

a. Corresponding author; keg@kdu.ac.kr

2. 실험 방법

2.1 Field ring 설계 시뮬레이션

필드링은 소자의 모서리 부분에 적용되어 공핍영역의 경계를 확장시키고 곡률 접합에서의 전계를 낮춤으로써 항복전압 특성을 향상시키는 작용을 한다. Super junction 구조를 적용한 필드링 최적화 설계에 앞서 필드링 구조 설계 방법에 대하여 고찰하고 시뮬레이션을 진행하였다.

필드링 설계 중 주 접합과 가장 가까운 링의 위치를 최적화 하고 그 다음 링을 최적화하는 방식으로 시뮬레이션을 통해 원하는 전압에 이르기까지 링을 추가해 나가는 방식으로 진행하였다.




Fig. 1. Potential distribution number of field ring.

그림 1은 필드링이 없을 경우와 1개, 2개, 3개가 있을 때의 주접합의 등전위면을 나타내고 있는데, 이때의 최대 공핍층의 확장 폭을 $W_{D\max}$ 로 표시하였다. 주접합에 발생한 공핍층이 필드링에 닿아야 하므로 첫 번째 필드링의 최적 위치는 주접합으로부터 $W_{D\max}$ 의 거리 이내에서 구할 수 있다. 첫 번째 필드링의 위치 X_1 을 변수로 하여 시뮬레이션을 통해 최적 위치를 찾는 과정을 보여준다. X_1 은 주접합의 길이를 최솟값




Fig. 2. Breakdown voltage of distance between main field ring junction.

(A1)으로, 최대 공핍층 확장폭 (A2)을 최댓값으로 하는 거리의 변수이다. 이 범위 내의 여러 X_1 값에 대한 시뮬레이션을 통해 항복전압이 가장 높은 지점을 찾아 첫 번째 필드링의 위치를 구할 수 있다. 첫 번째 필드링이 최적화된 위치에 놓이게 되면 두 번째 필드링의 위치 X_2 를 구하는 과정을 수행한다. X_2 의 변화 범위는 첫 번째 필드링의 오른쪽 모서리 위치(B1)에서 공핍층의 확장폭 (B2)까지로 한정된다. 이 범위 내에서 여러 X_2 에 대한 항복전압을 구해 두 번째 필드링의 최적위치를 구할 수 있다. 세 번째 필드링 위치 X_3 도 앞의 과정과 동일한 방법으로 구할 수 있는데, 그 값은 C1과 C2 사이에 위치한다.

그림 2는 그림 1의 필드링의 항복전압을 구한 것이다. 3번째 필드링에서 약 400 V급의 항복전압을 보여주었다. 4번째, 5번째 필드링을 추가할 경우 600 V급 필드링을 설계할 수 있었다.

고전압용 필드링을 설계할 때 가장 까다로운 점은 설계 변수가 많아 그 변수들 간의 상호작용에 따라 항복전압 특성이 크게 변한다는 점이다. 그러므로 필드링 접합의 깊이와 간격뿐만 아니라 보다 다양한 변수들에 대한 고려가 필요하다. 항복전압에 미치는 6 가지 변수 (distance-필드링 간의 거리, num-필드링의 개수, ratio_dis-증가한 필드링과 필드링 사이의 거리, depth-필드링의 깊이, width-필드링 너비, ratio_wid -증가한 필드링 너비의 길이)들을 고려하여 시뮬레이션을 진행하여야 한다.

2.2 600 V급 super junction field ring 설계

위에서 필드링의 이론적 고찰과 설계에 관하여 필드링 개수를 추가하여 최적화하는 방법 필드링이 항복전압에 미치는 6가지 변수 (distance-필드링 간의 거리, num-필드링의 개수, ratio_dis-증가한 필드링과 필드링 사이의 거리, depth-필드링의 깊이, width-필드링 너비, ratio_wid-증가한 필드링 너비의 길이)의 영향에 대하여 고찰하였다. 위에서 제시한 실험한 방법을 참고하여 필드링 설계에 가장 영향을 미치는 필드링의 수와 너비 필드링 간의 간격을 중심으로 600 V급 super junction field ring의 구조에 필드링 최적화 시뮬레이션을 진행하였다.

Table 1. Simulation parameter for Fig. 4, 5.

Field	Parameter
Wafer	Thickness 255 um Resistivity 0.018 Ωcm
Epi	Thickness 65 um Resistivity 1.55 Ωcm
Ring	Dose $0.7 \times 10^{13} \text{ cm}^{-2}$ Energy 200 KeV
JTE	Dose $4.5 \times 10^{13} \text{ cm}^{-2}$ Energy 100 KeV




Fig. 3. Field ring structure of 600 V super junction MOSFET.

600 V급 이상의 항복전압을 갖는 super junction field ring 설계를 위해 기본적으로 필드링 수를 4개 사용하여 시뮬레이션을 진행하였다. 필드링과 필드링 사이의 간격은 8 μm 필드링의 개수는 4개 필드링 너비를 5 μm로 하였고 시뮬레이션 중 JTE (junction termination extension) 도핑 농도와 필드링 깊이는 50 μm로 고정하였다.

Table 2. Six variables impact on the breakdown voltage.

Distance	Num	Ratio_dis	Depth	Width	Ratio_wid
8 μm	4	0	50 μm	5 μm	0




Fig. 4. Electric field of 600 V super junction MOSFET field ring.




Fig. 5. Electric field of 600 V super junction MOSFET field ring.

그림 4의 시뮬레이션 결과 2, 3, 4번의 필드링에 전계가 집중되는 현상이 나타났다.

필드링의 이상적인 전계분포는 메인 필드링에서 전계가 높아졌다가 점점 일괄적인 곡선을 그리며 감소하는 전계분포 그래프가 이상적이다. 그림 5의 그래프는 전계가 메인 필드링에서 높아지고 점점 감소하는 곡선을 보여주지만 그림 4를 보면 2, 3, 4번 필드링에 전계가 집중되어 온도가 높아졌다. 시뮬레이션 결과 517 V의 항복전압을 얻을 수 있었지만 전계가 한 곳에 집중되어 온도가 높아지면 소자파괴가 일어날 수 있기 때문에 더 높은 신뢰도를 향상을 위해 항

Table 3. Simulation parameter for Fig. 6, 7.

Field	Parameter
Wafer	Thickness 255 um
	Resistivity 0.018 Ωcm
Epi	Thickness 65 um
	Resistivity 1.55 Ωcm
Ring	Dose $2.0 \times 10^{13} \text{ cm}^{-2}$
	Energy 200 KeV
JTE	Dose $4.5 \times 10^{13} \text{ cm}^{-2}$
	Energy 100 KeV

Table 4. Six variables impact on the breakdown voltage.

Distance	Num	Ratio_dis	Depth	Width	Ratio_wid
8 μm	10	0	50 μm	5 μm	0




Fig. 6. Electric field of 600 V super junction MOSFET field ring.

복전압을 향상시키고 전계 분포를 확대하여야 한다. 시뮬레이션 결과를 가지고 필드링 수를 추가하고 농도를 높여 표 3과 같이 공정조건을 변화하여 재설계를 진행하였다.

표 3의 공정 조건과 같이 필드링의 도핑 농도를 dose $0.7 \times 10^{13} \text{ cm}^{-2}$ Energy 200 KeV에서 dose $2.0 \times 10^{13} \text{ cm}^{-2}$ Energy 200 KeV로 늘려주고 필드링의 수 또한 4개에서 10개로 공정조건을 변화하여 시뮬레이션을 진행하였다.

그림 6의 시뮬레이션 결과 필드링 수 증가와 고농도 도핑으로 인해 그림 4 보다 전계가 고르게 확산된 것을 확인하였다.

항복전압이 657 V로 600 V급 필드링 항복전압을 갖는 결과를 도출하였다. 하지만 전계분포 그래프 결과 전계가 메인 필드링에서 높아지고 곡선을 그리며




Fig. 7. Electric field of 600 V super junction MOSFET field ring.

Table 5. Simulation parameter for Fig. 8, 9.

Field	Parameter
Wafer	Thickness 255 um
	Resistivity 0.018 Ωcm
Epi	Thickness 65 um
	Resistivity 1.55 Ωcm
Ring	Dose $4.5 \times 10^{13} \text{ cm}^{-2}$
	Energy 200 KeV
JTE	Dose $4.5 \times 10^{13} \text{ cm}^{-2}$
	Energy 100 KeV

Table 6. Six variables impact on the breakdown voltage.

Distance	Num	Ratio_dis	Depth	Width	Ratio_wid
8 μm	13	0	50 μm	5 μm	0

점점 감소하다 끝 부분에 전계가 다시 증가됨을 알 수 있다. 이런 전계분포를 가진 소자는 동작 상태는 이상이 없지만 신뢰성이 떨어지며 소자 파괴가 언제든지 일어날 수 있기 때문에 신뢰성 향상을 위해 필드링의 수와 농도 변화를 통하여 시뮬레이션을 진행하였다.

표 5의 공정 조건과 같이 필드링의 도핑 농도를 dose $2.0 \times 10^{13} \text{ cm}^{-2}$ Energy 200 KeV에서 dose $4.5 \times 10^{13} \text{ cm}^{-2}$ Energy 200 KeV로 높이고 필드링의 수 또한 10개에서 13개로 공정조건을 변화하여 시뮬레이션을 진행하였다.




Fig. 8. Electric field of 600 V super junction MOSFET field ring.




Fig. 9. Electric field of 600 V super junction MOSFET field ring.

시뮬레이션 결과 전계가 고르게 확산된 것을 확인하였고 필드링의 항복전압은 694 V 전계분포 역시 메인 필드링에서 전계가 높아지고 점점 곡선을 그리며 감소하는 이상적인 전계분포 그래프를 나타내었다.

3. 결과 및 고찰

600 V super junction 구조를 적용한 필드링에 대한 항복전압 시뮬레이션을 수행하였다. 필드링의 기본 설계에 관하여 고찰하고, JTE 도핑 농도와 필드링 깊이의 값을 고정하고 설계에 가장 영향을 미치는 필드링의 수와 필드링의 도핑농도를 중심으로 시뮬레이션을 진행하였다. 기본 구조 필드링 시뮬레이션을 통하여 기존의 필드링 4개를 13개로 증가하고 필드링 도핑 농도를 dose $0.7 \times 10^{13} \text{ cm}^{-2}$ Energy 200 KeV에서

Table 7. Optimize 600 V super junction MOSFET field ring parameter.

Parameter	Value
Wafer Depth	255 um
Wafer Resistivity	0.018 Ωcm
N Pillar Resistivity	1.3 Ωcm
P Pillar Resistivity	2.02 Ωcm
Trench Angle	89.5°
Field Ring Dose	4.5×10^{13} (Energy 200 KeV) cm^{-2}
JTE Dose	4.5×10^{13} (Energy 100 KeV) cm^{-2}




Fig. 10. Breakdown voltage of 600 V super junction MOSFET field ring.

dose $4.5 \times 10^{13} \text{ cm}^{-2}$ Energy 200 KeV로 높여 이상적인 전계분포와 694 V의 항복전압의 결과를 도출하였다.

4. 결 론

본 논문에서는 파워 반도체 소자의 전계를 분산시키는 역할을 하는 접합 마감 기술인 필드링을 설계하고 그 특성을 고찰하였다. 600 V급 super junction MOSFET의 필드링을 시뮬레이션을 통하여 최적화하였다. 실험결과 소자의 edge에 과도한 전계 집중이 일어나며, 마지막 필드링 부분에서 전계가 다시 증가하는 문제를 해결하고자 하였으며, edge에 집중되는 전계를 뒷단으로 분산시키면서 더 높은 항복 전압 값을 얻었다.

감사의 글

본 논문은 한국연구재단의 지역대학 우수과학자(2011_0013760) 및 지식경제부와 한국산업기술진흥원의 지역 산업기술개발 사업(70011347)으로 수행된 연구결과입니다.

REFERENCES

- [1] E. G. Kang, B. J. Kim, and Y. H. Lee, *J. KIEEME*, **23**, 1 (2010).
- [2] A. W. Ludikhuize, *IEEE Trans. Electron Devices*, **8**, 1582 (1991).
- [3] D. G. Bae and S. K. Chung, *Solid State Electron.*, **42**, 349 (1998).
- [4] C. Y. Chang and C. T. Sune, *Elec. Dev. Lett.*, **EDL_7**, 35 (1986).
- [5] V. Boisson, M. Le Helley, and J. P. Chante, *IEEE Trans. Electron Dev.*, **ED_32**, 838 (1985).
- [6] J. He, M. Chan, X. Zhang, and Y. Wang, *Solid State Electron.*, **50**, 1375 (2006).