http://dx.doi.org/10.6113/TKPE.2012.17.6.478

3상 PWM 정류기의 경부하시 입력전류 THD 저감을 위한 d축 전류리플 저감 PWM 방법

진용신¹, 신희근², 김학원¹, 조관열[†]

PWM Method with Low d-axis Current Ripple for reducing Input Current THD at Light Loads in Three Phase PWM Rectifier

Yong-Sin Jin¹, Hee-Keun Shin², Hag-Wone Kim¹, and Kwan-Yuhl Cho[†]

Abstract – In this paper, a new PWM method is proposed to reduce the input current harmonics of 3 phase PWM rectifier. In the conventional carrier comparison PWM method, a triangular wave is generally used as the carrier wave. However, the large d-axis current ripple by the triangle carrier wave may be a source of large input current THD(Total Harmonic Distortion). In this paper, a new carrier comparison PWM method with saw tooth wave is proposed. Depending on the sector where the voltage command vector places, one of the rising or falling saw tooth wave is selected. To reduce the switching losses of the saw tooth carrier PWM, the discontinuous PWM is also presented. The proposed PWM method can reduce the d-axis current ripple as well as the switching losses. The performance of the conventional and proposed PWM methods is verified by the simulation and experimental results.

Keywords: PWM rectifier, SVPWM, sawtooth carrier PWM, discontinuous PWM, THD

1. 서 론

최근 스마트그리드, 통신기지국 등에 DC 전원의 사용 이 증가함에 따라 전력품질 향상을 위해 정류기에서 부 하로 입력되는 전류에 대한 고조과 규제(Harmonic regulation)가 강화되고 있다^[1]. 일반적으로 입력전류의 고조과 규제에 대응하기 위하여 펄스 폭 변조(PWM, Pulse Width Modulation) 정류기가 많이 사용된다. PWM 정류기는 입력전류의 크기와 위상을 동시에 제어 할 수 있어, 입력전류의 역률(Power factor) 및 고조파 를 저감할 수 있다. 일반적으로 PWM 정류기는 정격부 하에 입력전류의 기본파가 크고 입력전류의 왜곡 (Distortion)은 상대적으로 작기 때문에 고조파 규제를 만족하기가 쉽다. 그러나 입력전류의 크기가 작은 경 부 하에서는 기본파에 대한 고조파의 크기 비율이 정격부

Manuscript received Sep. 5, 2012; accepted Sep. 24, 2012

하에 비해 증가하므로 고조파 규제를 만족하기 어렵다.

경 부하에서 입력전류의 고조파를 저감하기 위해서 는 필터용 인덕터의 인덕턴스를 증가시키거나, PWM 정 류기의 스위칭 주파수를 높이는 방법을 사용할 수 있다^[2]. 그러나 인덕턴스의 증가는 인덕터의 크기와 재료비 증가의 문제가 발생하며, 스위칭 주파수를 높일 경우 스 위치의 스위칭 손실이 증가한다. 다른 방법으로는 저차 의 고조파 전류를 왜곡된 입력전류에 주입하여 보상하 는 방법을 사용할 수 있다. 이 경우 왜곡전류의 보상은 전류기반의 왜곡전류 관측기를 사용하거나 위상각을 보 상해 줌으로써 입력전류 및 전압의 왜곡 및 불 평형을 보상하여 총 고조파 왜율(THD)을 저감할 수 있다.^[3] T6] 그러나 이러한 방법은 PWM 정류기의 계통전압이 왜곡 된 경우 정격부하 등의 큰 부하조건에서는 입력전류의 THD를 개선할 수 있으나, 정현파 계통전압에서 입력전 류가 작을 경우에는 개선효과를 얻기 어렵다.

본 논문에서는 3상 PWM 정류기의 경 부하 시 입력 전류의 THD를 개선하기 위한 새로운 방식의 PWM 방 법을 제안한다. 일반적으로 3상 PWM 정류기의 출력전 압을 제어하기 위해 사용되는 옵셋전압을 이용한 공간 벡터 펄스 폭 변조(SVPWM, Space Vector PWM) 방식 ^[7]의 경우, 3상 입력전류를 dq축으로 변환 시 d축 전류

Paper number: TKPE-2012-17-6-2 ISSN: 1229-2214 Corresponding author: kycho@ut.ac.kr, Dept. of Control & Instrumentation Eng., Korea University of Transportation Tel: +82-43-841-5329 Fax: +82-43-841-5320

¹ Dept. of Control & Instrumentation Eng., Korea University of Transportation

² Technology Research Lab., VCTech.

는 q축 전류에 비해 상대적으로 크게 나타난다. 그 이유 는 대칭 공간벡터 상의 한 섹터(Sector) 안에서 지령전 압은 두 공간벡터의 합으로 주어지는데, 이 때 삼각파비 교 PWM의 스위칭 시퀀스(Switching sequence)는 한 주기 내에서 대칭으로 발생하게 되므로 d축 전류리플은 양방향으로 나타나게 된다. 본 논문에서는 기존 삼각파 비교 SVPWM 방식에 의해 양방향으로 발생하는 d축 전류리플을 한 방향으로 발생하게 하여 d축 전류리플을 기존 방식에 비해 절반으로 줄임으로써 입력전류의 THD를 저감한다. d축 전류의 스위칭 맥동을 저감하기 위해 삼각파에 의해 대칭으로 발생되던 스위칭 시퀀스 를 톱니파로 변경하여 한 주기 동안에 한 방향으로 스 위칭 시퀀스가 발생되도록 한다. 또한 공간 전압벡터의 6개의 섹터 중 홀수 섹터에서는 하강 톱니파 반송파를 사용하고 짝수 섹터에서는 상승 톱니파 반송파를 사용 함으로써 공간 전압벡터의 모든 섹터에서 d축 전류리플 이 한 방향으로 발생하도록 제어한다. 그러나 톱니파 반 송파 비교의 경우 기존 SVPWM 방식에 비해 스위칭 횟수가 2배로 증가하게 된다. 이러한 스위칭 횟수 증가 를 줄이기 위해 옵셋전압^[8,9]을 변경하는 불연속 PWM(Discontinuous PWM) 방법을 적용함으로써 기존 SVPWM에 비해 스위칭 횟수를 1.3배만 증가하도록 한 방식의 다. 제안된 고조파 저감효과는 MATLAB/SIMULINK를 이용한 모의해석과 실험을 통 해 검증하였다.

2. 3상 PWM 정류기의 PWM 특성 비교

2.1 기존 삼각파 비교 SVPWM

그림 1은 3상 AC 전압과 라인 인덕터로 구성된 3상 PWM 정류기를 나타낸다. 3상 PWM 정류기는 스위치 Q_a, Q_b, Q_c 의 스위칭 상태를 제어하여 출력전압(V_{dc})을 제어한다. 또한 입력전압(e_{abc})에 대해 입력전류(i_{abc})를 동상(In phase)으로 제어하여 거의 100% 역률로 제어할 수 있다. 일반적으로 3상 PWM 정류기는 유효전력에 해 당되는 q축 전류로 DC link 전압을 제어하고, 무효전력 에 해당되는 d축 전류로 역률을 제어한다. 역률을 100% (Unity power factor)로 제어하기 위해서는 d축 전류를 영(Zero)로 제어한다.



Fig. 1 Three phase PWM rectifier

그림 1의 3상 PWM 인버터의 입력전압 및 입력전류 의 전압방정식은 식 (1)과 같이 나타낼 수 있다.

$$e_{abc} = L_i \frac{d}{dt} i_{abc} + V_{abc} \tag{1}$$

여기서 e_{abc} 는 3상 전원전압, i_{abc} 는 3상 입력전류, V_{abc} 는 PWM 정류기의 3상 출력전압을 나타낸다. 식 (1)의 3상 전압방정식을 dq 동기좌표계로 변환하면 식 (2)와 (3)으로 나타낼 수 있다.

$$e_d (= 0) = L_i \frac{d}{dt} i_d - \omega L_i i_q + v_d \tag{2}$$

$$e_q(=E) = L_i \frac{d}{dt} i_q + \omega L_i i_d + v_q \tag{3}$$

여기서 e_d, e_q 는 각각 dq 전원전압을, i_d, i_q 는 dq 입력 전류, v_d, v_q 는 각각 PWM 정류기의 dq 출력전압을 나 타내고, *E*는 3상 전원전압의 진폭(Amplitude)를 나타낸 다.

그림 2는 SVPWM의 전압벡터를 나타내고, 3과 4는 기존의 SVPWM 방식을 이용한 3상 PWM 정류기의 입 력전류에 대한 모의해석 결과이다. 그림 3은 3상 입력전 류 및 동기좌표계의 dq 전류를 나타내며, 그림 4는 dq 전류의 확대 파형을 나타낸다. 그림 4에서 d축 전류가 q 축 전류에 비해 상대적으로 크며, d축 전류는 영(Zero) 을 기준으로 양(Positive)과 음(Negative)의 양방향 리플 이 발생함을 알 수 있다.

그림 5는 기존 SVPWM의 스위칭 시퀀스를 나타내고, 그림 6는 지령전압(Voltage reference)이 섹터 1에 존재 할 경우 입력전압, 입력전류 및 *d*축 전압의 관계를 나타 낸다. 그림 5에 나타난 바와 같이 SVPWM은 0 ~ Ts/2 구간과 Ts/2 ~ Ts 구간의 3상 스위칭 신호가 대칭으로 발생된다. 따라서 대칭의 스위칭 시퀀스에 의해 *d*축 전 류는 한 주기 동안 양의 방향과 음의 방향으로 리플이 발생하는 것을 알 수 있다. 양과 음의 *d*축 전류리플은



Fig. 2 Vector diagram of SVPWM

그림 6과 같이 전압 지령이 그림 2의 섹터 1에 존재할 경우 스위칭 한 주기 내에서 두 개의 유효 전압벡터 V1(100), V2(110) 와 영 전압벡터 V0(000) 또는 V7(111) 를 이용하여 평균적으로 지령전압과 동일한 출력전압을 만들기 때문에 발생한다.

먼저 그림 5의 0 ~ Ts/2 구간에서 V0 벡터가 인가되 는 구간에서는 *d*축 전압도 영(Zero)이 되므로 *d*축 전류 는 영(Zero)을 유지한다. V1 벡터가 인가될 경우 섹터 1 에서의 *d*축 전압은 그림 6에 나타난 바와 같이 $\frac{2}{3}V_{dc}\sin\theta$ 로 양(Positive)의 값을 갖는다. 이 경우 *d*축 전류의 변화는 식 (2)로부터 식 (4)와 같이 나타낼 수 있다.

$$L_i \frac{d}{dt} i_d = \omega L_i i_q - v_d = \omega L_i i_q - \frac{2}{3} V_{dc} \sin\theta \tag{4}$$

식 (4)에서 d축 전류는 $\omega L_i i_q < \frac{2}{3} V_{dc} \sin \theta$ 을 만족하 는 구간에서 감소하게 된다. 또한 V2 벡터가 인가될 경 우 d축 전압은 $-V_{dc} \sin(\frac{\pi}{3} - \theta)$ 로 음(Negative)의 값 을 갖으며 d축 전류의 변화는 식 (5)와 같이 나타낼 수 있으며 d축 전류는 증가하게 된다.

$$L_i \frac{d}{dt} i_d = \omega L_i i_q + \frac{2}{3} V_{dc} \sin\left(\frac{\pi}{3} - \theta\right) > 0 \tag{5}$$

마지막으로 V7 벡터가 인가되는 구간에서 *d*축 전압은 영(Zero)이 되므로 *d*축 전류는 영(Zero)을 유지한다. 위 에 기술한 바와 같이 0 ~ Ts/2 구간에서는 전압벡터가



Fig. 3 dq and phase currents of conventional SVPWM



Fig. 4 Enlarged waveforms of *dq* currents of conventional SVPWM

V0, V1, V2, V7의 순서로 인가됨에 따라 *d*축 전류는 그 림 5와 같이 영(Zero)에서 감소하였다가 증가하게 된다. Ts/2 ~ Ts 구간에서는 0 ~ Ts/2 구간에서와 반대로 V7, V2, V1, V0의 순서로 인가됨에 따라 *d*축 전류는 영 (Zero)에서 증가하였다가 감소하게 된다. 따라서 SVPWM의 경우 0 ~ Ts의 스위칭 한 주기내에서 *d*축 전류는 양(Positive)과 음(Negative)의 리플이 반복적으 로 나타남을 알 수 있다.

2.2 단일 톱니파비교 SVPWM 방법

기존의 삼각파 비교 SVPWM은 스위칭 시퀀스가 대 칭으로 발생함에 따라 *d*축 전류리플은 양과 음의 양방 향으로 나타나는 것을 확인하였다. 만일 0 ~ Ts/2 구간 과 Ts/2 ~ Ts 구간의 스위칭 패턴을 동일하게 발생시 키면 *d*축 전류리플이 한주기 동안 같은 방향으로 생기 게 될 것이다. 이러한 스위칭 패턴은 반송파를 삼각파에 서 톱니파로 변경하면 구현 가능하다. 그림 7은 단일 삼각 파 비교 PWM의 *dq* 전류 및 상전류를 나타내고, 그림 8은



Fig. 5 Switching sequence of conventional carrier comparison PWM



Fig. 6 Voltage reference and dq voltages at sector 1 $(0 \le \theta \le 60^o \)$

dq 전류의 확대파형을 나타낸다. 그림 8에서 나타난 바 와 같이 d축 전류리플은 공간 전압벡터의 위치에 따라 전기각 60도 구간 단위, 즉 공간벡터 상의 6개의 섹터에 따라 양(Positive) 또는 음(Negative)의 값을 나타냄을 알 수 있다.

그림 9는 단일 톱니파비교 SVPWM의 스위칭 시퀀스 를 나타낸다. 그림 9에 나타난 바와 같이 지령전압이 섹 터 1에 있는 경우 전압벡터는 0 ~ Ts/2 구간과 Ts/2 ~ Ts 구간에서 V0, V1, V2, V7으로 동일하게 반복됨을 알 수 있다. 지령전압이 섹터 2에 있는 경우 전압벡터는 한 스위칭 주기 내에서 V0, V3, V2, V7이 두 번 반복된 다. 그림 9와 같은 단일 톱니파 비교 PWM을 사용할 경 우 공간벡터의 섹터 별로 *d*축 전류리플의 패턴에 대해 검토한다.

먼저 전압지령 벡터가 섹터 1에 있는 경우 전압벡터 는 그림 9(a)와 같이 0 ~ Ts/2 구간과 Ts/2 ~ Ts 구간 에서 동일하게 V0, V1, V2, V7이 선택된다. 이 경우 *d* 축 전류리플은 앞 절에서 설명한 바와 같이 V1 벡터가 인가되는 구간에서 감소하고, V2 벡터가 인가되는 구간 에서 증가하므로 *d*축 전류는 영(Zero)을 기준으로 음 (Negative)의 전류리플을 나타낸다.

반면 전압지령 벡터가 섹터 2에 있는 경우 전압벡터 는 그림 9(b)와 같이 0 ~ Ts/2 구간과 Ts/2 ~ Ts 구 간에서 동일하게 V0, V3, V2, V7이 선택된다. 이 경우 *d*축 전류리플은 V0 벡터가 인가되는 구간에서는 영(Zero) 을 유지하고, V3 벡터가 인가되는 구간에서는 증가한다.



Fig. 7 dq and phase currents of single sawtooth carrier PWM



Fig. 8 Enlarged waveforms of *dq* currents of single sawtooth carrier PWM

또한 V2 벡터가 인가되는 구간에서 *d*축 전류는 감소하 고, V7 벡터가 인가되는 구간에서는 영(Zero)을 유지하 므로 스위칭 한 주기 내에서 *d*축 전류는 영(Zero)을 기 준으로 양(Positive)의 전류리플을 나타낸다.

전압지령이 공간벡터 상에서 1회전 할 경우 *d*축 전류 리플은 섹터 1, 3, 5 구간에서는 음(Negative)의 값을, 섹터 2, 4, 6 구간에서는 양(Positive)의 값을 나타내므로 *d*축 전류는 그림 7과 그림 8에 나타난 바와 같이 섹터 가 바뀔 때 마다 영(Zero)을 기준으로 양과 음의 양 방 향 리플을 반복적으로 발생한다.

2.3 제안된 섹터별 톱니파 변경 SVPWM

단일 톱니파 비교 SVPWM은 전압지령 벡터가 1, 3, 5의 홀수 섹터에 존재하는 경우 *d*축 전류리플은 음 (Negative)의 값을 나타내고, 전압지령 벡터가 2, 4, 6의 짝수 섹터에 존재하는 경우 *d*축 전류리플은 양(Positive) 의 값을 나타내므로 전압지령 벡터가 1회전 할 경우 섹 터에 따라 *d*축 전류리플은 영(Zero)을 기준으로 양과 음 의 양방향으로 반복하여 나타난다. *d*축 전류리플은 섹터 별로 인가되는 전압벡터의 순서를 변경함으로써 양 또 는 음의 단방향으로 나타나게 할 수 있다. 예를 들어 전



Fig. 9 Switching sequence of single sawtooth carrier PWM

압지령 벡터가 섹터 1에 있는 경우에는 기존과 동일하 게 V0 → V1 → V2 → V7 순으로 전압벡터를 인가하 면 d축 전류리플은 음(Negative)이 값을 갖는다. 전압지 령 벡터가 섹터 2에 있는 경우에는 전압벡터의 인가순 서를 기존의 V0 \rightarrow V3 \rightarrow V2 \rightarrow V7 에서 V0 \rightarrow V2 → V3 → V7 순으로 변경할 경우 d축 전류리플은 음 (Negative)의 값을 갖게 된다. 위와 같이 전압지령 벡터 가 홀수 섹터에 있는 경우 전압벡터의 인가순서를 기존 과 동일하게 발생시키고, 전압지령 벡터가 짝수 섹터에 있는 경우에는 전압벡터의 인가순서를 기존과 반대로 인가할 경우 d축 전류리플을 섹터에 관계없이 항상 음 (Negative)로 발생한다. 전압벡터의 인가순서를 위와 같 이 인가하기 위해서는 전압지령 벡터가 홀수 섹터에 있 는 경우에는 그림 10(a)와 같이 반송파(Carrier wave)로 하강(Falling) 톱니파를 사용하고, 전압지령 벡터가 짝수 섹터에 있는 경우에는 그림 10(b)와 같이 반송파로 상승 (Rising) 톱니파를 사용한다.

그림 11은 제안된 톱니파 비교 PWM의 dq 전류 및 상전류를 나타내고, 그림 12는 dq 전류의 확대파형을 나 타낸다. 그림 12에서 나타난 바와 같이 d축 전류리플은 공간 전압벡터의 위치에 관계없이 항상 영(Zero)을 기준



Fig. 10 Switching sequence of proposed sawtooth carrier PWM

으로 음(Negative)의 값을 갖는 것을 알 수 있다.

기존의 SVPWM 방식은 그림 5에 나타난 바와 같이 스위칭 한 주기 동안 스위칭 횟수가 6번 발생한다. 반면 제안된 PWM의 경우 그림 9에 나타난 바와 같이 스위 칭 한 주기 동안 스위칭 횟수가 12번 발생함을 알 수 있다.

제안된 PWM 방법의 스위칭 횟수를 줄이기 위해 본 논문에서는 그림 13에 나타난 바와 같이 전압지령 벡터 가 홀수 섹터에 있는 경우에는 3상 전압지령 중 가장 큰 전압지령을 갖는 상은 DC link단의 양(Positive) 단 에 연결된 스위치를 스위칭 한 주기 동안 도통시키고, 나머지 두 상의 전압지령을 톱니파와 비교한다. 전압지 령 벡터가 짝수 섹터에 있는 경우에는 3상 전압지령 중 가장 작은 전압지령을 갖는 상은 DC link단의 음 (Negative) 단에 연결된 스위치를 스위칭 한 주기 동안 도통시키고, 나머지 두 상의 전압지령을 톱니파와 비교 하는 불연속Discontinuous) PWM 방법을 적용하였다.

식 (6)은 전압지령 벡터가 홀수 섹터에 있는 경우 반 송파와 비교되는 옵셋 전압을 나타내며, 식 (7)는 전압 지령 벡터가 짝수 섹터에 있는 경우 반송파와 비교되는 옵셋 전압을 나타낸다.

$$V_{no}^{*} = \frac{V_{dc}}{2} - V_{max}$$
(6)

$$V_{no}^{*} = -\frac{V_{dc}}{2} - V_{\min}$$
 (7)



Fig. 11 dq and phase currents of proposed PWM



Fig. 12 Enlarged waveforms of *dq* currents of proposed PWM

Table 1 Parameters of 3 phase PWM Rectifier

Parameter	Value
Line to line voltage	380 [Vrms]
DC link voltage	680 [V]
PWM frequency	10 [kHz]
Output power	15.0 [kW]
Input inductor	1.0 [mH]
Output capacitor	2,200 [uF]

본 논문에서 적용된 불연속 PWM^[7]의 경우 스위칭 한 주기 동안 한 상의 스위치는 항상 DC link단의 양 (Positive), 또는 음(Negative)의 단에 연결되므로 스위칭 횟수를 줄일 수 있다. 이러한 불연속 PWM을 사용함으 로써 스위칭 한 주기 동안에 12회 발생하던 스위칭 횟 수는 8회로 감소하였으며, 기존 SVPWM 방식에 비해 스위칭 횟수는 1.3배 증가하게 된다.

3. 모의 해석

제안된 톱니파 비교 불연속 PWM의 효과를 검증하기 위하여 MATLAB/SIMULINK 및 SimPowerSystem의 Power GUI를 이용하여 3상 PWM 정류기의 입력전류의 FFT 특성을 검토하였다. 3상 PWM 정류기는 표 1에 나타난 바와 같이 입력 선간전압은 3상 380V, 출력전압 은 680V이고 스위칭 주파수는 10kHz로 설정하였다.

그림 14는 기존의 삼각파 비교 SVPWM, 기존의 삼각 파 비교 SVPWM 에서 스위칭 주파수를 1.3배 증가시킨 방법, 제안된 톱니파 비교 불연속 SVPWM의 상 전류 및 FFT 특성을 나타낸다. 기존 삼각파 비교 SVPWM의 경우 입력전류의 THD는 6.16%로 나타났으며, 기존의 삼각파 비교 SVPWM 에서 스위칭 주파수를 1.3배 증가 시킨 PWM의 경우 5.52%로 나타났다. 제안된 톱니파 비교 불연속 SVPWM의 경우 입력전류의 THD는 4.56% 로 기존 방식에 비해 THD가 저감됨을 알 수 있다.



Fig. 13 Discontinuous PWM of proposed PWM

4. 실험결과 및 검토

제안된 톱니파 비교 불연속 PWM의 특성을 검증하 기 위하여 표 1의 모의해석과 동일한 조건에서 실험을 수행하였다. 3상 PWM 정류기의 입력 인덕터는 1[mH], 직류출력 단 커패시터는 2200uF, 스위칭 주파수는 10kHz이고, 입력전류 및 출력전압의 제어주기는 100us 로 설정하였다. DC link 출력전압은 680V로 제어하였고,





(b) 1.3 times frequency of conventional SVPWM



Fig. 14 Simulation results of phases current and FFT analysis



Fig. 15 Experiment sets of 3-phase PWM Rectifier





(b) 1.3 times frequency of conventional SVPWM



(c) Proposed SVPWM

Fig. 16 Experiment results of SVPWM (10A/div., 5ms/div.)

부하는 정격부하의 40%인 6kW이다. THD 측정은 뉴트 로닉스사의 Power Analyzer인 PPA2530을 사용하여 측 정 하였다. 그림 15는 3상 PWM 정류기의 실험세트를 나타낸다.

그림 16은 기존의 삼각파 비교 SVPWM, 기존의 삼각 파 비교 SVPWM 에서 스위칭 주파수를 1.3배 증가시킨 방법, 제안된 톱니파 비교 불연속 SVPWM의 상 전류 를 나타내고, 그림 17은 각각의 PWM에 대한 입력전류 의 FFT 특성을 나타낸다.

그림 16(a)에서 기존 삼각파 비교 SVPWM의 경우 입 력전류는 3상의 전류가 영(Zero) 근처를 지날 때 60도 주기로 d축 전류리플에 의해 리플이 증가함을 알 수 있 다. 기존 삼각파 비교 SVPWM의 입력전류의 THD는 그림 17(a)에 나타난 바와 같이 5.419%로 나타났다. 기 존의 삼각파 비교 PWM에서 스위칭 주파수를 1.3배 증 가시킨 경우 그림 16(b) 및 그림 17(b)에 나타난 바와 같이 입력전류의 THD는 5.267%로 기존 삼각파비교 PWM에 비해 약 0.15% 감소함을 알 수 있다. 제안된 톱니파 비교 불연속 PWM의 경우 d축 전류리플이 단방 향으로 발생함에 따라 그림 16(c) 및 그림 17(c)에 나타 난 바와 같이 입력전류의 파형이 영(Zero) 근처영역에서



(c) Proposed SVPWM Fig. 17 FFT characteristics of input currents

리플이 감소됨을 알 수 있으며 입력전류의 THD는 4.357%로 기존 삼각파 비교 PWM에 비해 약 1.1% 감 소함을 알 수 있다.

5. 결 론

기존 3상 PWM 정류기의 삼각파 비교 SVPWM은 *d* 축 전류가 영(Zero)을 기준으로 양(Positive)과 음 (Negative)의 양방향으로 발생함에 따라 입력전류의 THD가 증가하며, 특히 경 부하조건에서는 고조파의 영 향이 증가하므로 고조파 규제를 만족하지 못한다.

본 논문에서는 기존 삼각파 비교 SVPWM에서 양과 음의 양방향으로 발생하던 *d*축 전류리플을 전압지령 벡 터가 위치하는 섹터에 따라 반송파를 상승 톱니파 또는 하강 톱니파로 변경함으로써 *d*축 전류리플을 저감하였 다. 또한 상승 및 하강 톱니파 비교 PWM의 스위칭 횟 수를 줄이기 위하여 전압지령 벡터가 위치하는 섹터에 따라 한 상의 스위치를 DC link단의 양(Positive) 또는 음(Negative)의 단에 연결함으로써 스위칭 횟수를 저감 하였다. 제안된 톱니파 비교 불연속 PWM의 특성은 모 의해석과 실험을 통하여 검증하였으며, 정격부하의 40% 부하에서 입력전류의 THD는 5% 이내로 IEEE Standard 519의 고조파 규제를 만족함을 확인하였다.

이 논문은 2012년도 한국교통대학교 교내학술연 구비의 지원과 2011년도 지식경제부의 재원으로 한 국에너지기술평가원(KETEP)의 지원을 받아 수행한 연구 과제입니다. (*No. 2011H100100110*)

참 고 문 헌

- J. W. Dixon and B. T. Ooi, "Indirect current control of a unity power factor sinusoidal boost type 3-phase rectifier," *IEEE Trans. on Industrial Electronics*, Vol. 35, pp. 508–515, Nov. 1988.
- [2] R. W. Erickson and D. Maksimovic, *Fundamentals of Power Electronics*, Second Edition, Kluwer Academic Publishers, 2001.
- [3] L. Mihalache, "A high performance DSP controller for three-phase PWM rectifiers with ultra low input current THD under unbalanced and distorted input voltage," *Conference Record of IEEE-IAS Annual Meeting*, pp. 138-144, 2005.
- [4] H. K. Shin, B. C. Yoon, H. W. Kim, K. Y. Cho, B. K. Lim and D. Y. Ko, "An MRAS based current harmonics reduction for three phase PWM rectifier under input voltage distortion," *International Conference of Power Electronics (ICPE) and ECCE-Asia*, pp. 2267–2273, 2011.
- [5] N. C. Park, H. S. Mok, J. K. Ji and S. H. Kim, "Current

compensation method of three phase PWM converter under distorted source voltages," *The Transactions of the Korean Institute of Power Electronics*, Vol. 13, No. 5, pp. 352–359, Oct. 2008.

- [6] J. I. Jang, D. C. Lee and H. G. Kim, "Current Control of Three-Phase PWM Converters under Unbalanced and Distorted Source Voltage," *The Transactions of the Korean Institute of Power Electronics*, Vol. 12, No.1, pp. 27–36, Feb. 2007.
- [7] D. W. Chung, Unified analysis of PWM method for three phase voltage source inverter using offset voltage, Ph. D thesis of Seoul National University, Feb. 2000.
- [8] D. W. Chung and S. K. Sul, "Minimum-loss strategy for three-phase PWM rectifier," *IEEE Trans. on Industrial Electronics*, Vol. 46, pp. 517–526, Jun. 1999.
- [9] D. H. Kim, C. H. Cho, C. Y. Choi, C. H. Byeon, S. G. Kim and T. W. Kim, "Proposed Control Scheme with simplified Switching Sequence for 3-phase Current Source Converter," *Annual Conference of the KIPE*, pp. 532–533, June. 2012.



<u>진용신(陣庸信)</u>

1986년 2월 15일생. 2011년 충주대 정보제어 공학과 졸업. 2011년~현재 한국교통대(구 충주대) 대학원 제어계측공학과 석사과정.



<u>신희근(申熙根)</u>

1985년 2월 20일생. 2010년 충주대 정보제 어공학과 졸업. 2012년 동 대학원 제어계측 공학과 졸업(석사). 2012년~현재 브이씨텍 기술연구소 연구원.

<u>김학원(金學源)</u>

1968년 3월 30일생. 1989년 고려대 전기공 학과 졸업. 1991년 한국과학기술원 전자전 산학과 졸업(석사). 2005년 동 대학원 전자 전산학과 졸업(공박). 1991년~2008년 LG전 자(주) 디지털 어플라이언스 연구소 책임연

구원. 2008년~현재 한국교통대(구 충주대) 제어계측공학과 부 교수. 당 학회 학술위원.

<u>조관열(趙官烈)</u>

1964년 2월 20일생. 1986년 서울대 전기공 학과 졸업. 1988년 한국과학기술원 전기및 전자공학과 졸업(석사). 1993년 동 대학원 전기및전자공학과 졸업(공박). 1993년~ 2004년 LG전자(주) DA연구소 책임연구원. 2004년~현재 한국교통대(구 충주대) 제어

계측공학과 교수. 당 학회 기획이사.