

세부공정으로 구성된 LCD 모듈 라인의 다중스테이지 메타휴리스틱 스케줄링 알고리즘 연구

서정대†

가천대학교 산업경영공학과

A Multistage Metaheuristic Scheduling Algorithm in LCD Module Lines Composed of Processes

Jungdae Suh

Department of Industrial Engineering, Gachon University

This paper develops a multistage scheduling algorithm for the module operation of the LCD(Liquid Crystal Display) production systems and tests the efficiency of the proposed algorithm. The module operation is a multistage form composed of multiple sub operations of processes, and each stage is consists of multiple lines with the same kinds of machines. This paper presents a mathematical modeling reflecting the constraints of the LCD module operation and develops a multistage scheduling algorithm based on tabu search metaheuristic approach. For this purpose, an production order is assigned to a line of the sub operations and a sequence of the assigned order is rearranged to draw an efficient schedule. Simulation experiments test performance measures and show the efficiency of the proposed algorithm.

Keywords: LCD Module, Multistage Scheduling, Metaheuristic, Tabu Search

1. 서론

LCD(Liquid Crystal Display) 산업은 한국 기업들이 세계 최고의 생산기술을 바탕으로 산업을 선도하면서 패널(panel) 시장 세계 1위를 유지해 오고 있다. 그러나 최근 중국업체들의 도전과 TV 수요의 위축에 따른 패널 가격의 하락에 따라 전반적인 어려움에 봉착하고 있다. 세계 각국의 LCD 제조업체는 투자 규모를 동결하거나 축소하고 있는 형편이다.

LCD 산업은 반도체 산업과 유사하게 대규모 설비투자가 필요한 장치산업으로서, 생산라인 투자비가 8세대의 경우 2조 원 이상이 소요되고 있다. 더욱이 시장의 경쟁력을 갖추기 위해서 대형화된 유리기판(glass substrates)을 다룰 수 있는 차세대 설비를 반복적으로 구축해야 한다. 이렇게 막대한 자본이 투자된 산업의 제조 경쟁력 확보를 위해서는 제품의

수율과 함께 제조 생산성을 높일 수 있는 효율적 운영 방안을 강구해야 한다.

LCD 제조공정은 제 2장에서 보듯이 크게 4개의 공정으로 구성되어 있다. 즉, TFT(Thin Film Transistor) 공정, CF(Color Filter) 공정, 셀(Cell) 공정, 그리고 모듈(Module) 공정이다. 이 중 모듈 공정은 CP(Cullet, Clean and Polarizer), OLB(OnChip Lead Bonding), Assembly, 그리고 Aging and Packing 등의 세부공정으로 구성되며 공정 내에서 처리되는 디바이스가 다양하고 작업 현장마다 세부공정의 구성형태가 달라 현장에 적합한 운영 방안이 마련되어야 한다.

본 논문은 LCD 제조공정 중 모듈 라인의 운영을 위한 생산계획 부문의 스케줄링 알고리즘을 개발하고 그 효과를 검증한다. 특히 모듈 라인에서 라인을 구성하는 각 세부공정들을 포함하여 스케줄링을 할 경우 그 형태가 다중스테이지

이 논문은 2011년 정부(교육과학기술부)의 재원으로 한국연구재단의 지원을 받아 수행된 연구임(No. 2011-0002776).

† 연락저자 : 서정대 교수, 461-701 경기도 성남시 수정구 성남대로 1342 가천대학교 산업경영공학과, Tel : 031-750-5369, Fax : 031-750-5273,

E-mail : jdsuh@gachon.ac.kr

2012년 5월 20일 접수; 2012년 8월 27일 수정본 접수; 2012년 8월 31일 게재 확정.

스케줄링 형태가 된다. 본 논문에서는 먼저 모듈 공정의 분석을 통해 생산계획 프로세스를 파악한다. 그런 다음 현장상황 제약조건을 반영한 수리적 모델링을 제시한 후 보다 효율적인 스케줄의 도출을 위하여 타부서치 기반의 다중스테이지 메타휴리스틱 스케줄링 알고리즘을 개발하고 실험을 통해 그 성과를 확인한다.

본 논문은 제 1장 서론에 이어 제 2장은 공정 및 연구현황 등의 연구배경, 제 3장은 생산계획 프로세스 분석과 모델링, 제 4장은 다중 스테이지 메타휴리스틱 스케줄링 알고리즘, 제 5장은 실험 및 결과, 마지막으로 제 6장은 요약 및 결론으로 구성되어 있다.

2. 연구배경

2.1 공정현황

LCD 제조공정은 유기기판에 기본적인 전극을 형성하는 TFT 공정, 유리기판에 적, 녹, 청색을 입히는 CF 공정, TFT 기판과 CF 기판을 붙이고 그사이에 액정을 주입하는 셀 공정, 마지막으로 LCD 패널에 구동 모듈을 부착하는 모듈 공정으로 구성되어 있다(Figure 1> 참조).




Figure 1. LCD manufacturing operations

TFT 공정은 각 셀의 전극을 만들어 주는 가장 기본이 되면서도 핵심적인 공정으로서 게이트 전극 생성, 절연막 및 반도체막 생성, 데이터 전극 생성, 보호막 생성, 화소 전극 생성의 5 레이어(Layer)를 거치게 된다. 각 레이어는 증착(Deposition), 세정(Cleaning), 포토(Photolithography), 식각(Etching), 그리고 박리(Stripping) 등의 세부공정으로 이루어진다.

CF 공정은 LCD 패널 상판에 위치하며 빛을 받아 RGB 색을 구현하는 유리기판을 제조하는 과정이다. CF 공정은 TFT 공정과 유사한 공정이 필요하며 BM(Black Matrix) 공정, 화소별 공정, ITO(Indium Tin Oxide) 공정으로 구성되어 있다.

셀 공정은 TFT 하판과 CF가 형성된 상판에 배향막을 인쇄하고 러빙(Rubbing)한 후 Spacer를 산포하고 Seal 인쇄를 하여 합착한다. 합착 후에 모듈로 절단한 후 모세관 현상을 이용하여 액정을 내부에 주입함으로써 마무리된다. 셀 공정은 공정구조가 TFT 공정의 순환구조와 달리 흐름구조로 되어 있다. 유리기판 절단 후에는 공정의 난이도가 비교적 낮아지는 반면 물류량이 4~12배까지 증가한다.

모듈 공정은 완제품 패널을 만드는 마지막 공정으로서 선행

공정인 TFT/CF 공정과 셀 공정을 거쳐 완성된 패널의 모듈에 편광판을 부착하고 Drive-IC를 실장한 후 PCB(Printed Circuit Board)를 부착하고 최종적으로 BLU(Back Light Unit)를 조립함으로써 모듈을 완성한다. 모듈 공정은 일반 전자제품 공정과 유사하며 자재의 이동이 중요하다. 일부 패널은 액정과 모듈 공정을 거치지 않고 바로 출고되기도 하며 다른 라인에서 생산된 패널이 액정이나 모듈 라인으로 유입되기도 한다.

2.2 모듈공정

모듈 공정의 전체 라인은 CP(Cullet, Clean and Polarizer), OLB(OnChip Lead Bonding), Assembly, Aging and Packing 세부 공정들로 구성되어 있다(Figure 2> 참조). 셀 공정에서 다양한 사이즈로 절단된 셀은 모듈 공정에서 여러 세부공정으로 구성된 라인을 거친다. 각 세부공정 사이에는 제품 흐름의 원활한 이동을 위한 버퍼가 존재한다.




Figure 2. Processes of module operation

CP 세부공정은 TFT 패널과 CF 패널에 편광판(POL; Polarizer)을 부착하는 공정이다. 편광판은 여러 방향으로 진동하면서 입사되는 빛을 한쪽 방향으로만 진동되도록 하는 부품으로 상, 하단의 편광판은 보통 90°로 교차되어 있다. CP 세부공정은 Cullet and Cleaner, POL Attacher, A/C(Auto Clave), G/T(Gross Test) 등의 장비로 구성되어 있으며 MES 관점에서 볼 때 전체 공정이 하나의 택트타임(tact time)을 가지고 있는 장비로 처리될 수 있다(Figure 3> 참조). Cullet and Cleaner는 패널에서 미세 조각을 제거하고 세척하는 장치이며 POL Attacher는 패널의 상/하부에 편광판을 부착하는 장치이다. A/C는 패널과 편광판을 진공 가압하여 떨어지지 않도록 하는 장치이며 G/T는 패널을 완제품과 동일 조건으로 검사하는 장치이다.




Figure 3. Machine configuration of the CP process

OLB 세부공정은 PCB 회로를 연결하기 위한 TAB(Tape Automated Bonding) 부착과 TAB에의 PCB 연결(bonding) 공정이다. OLB 세부공정은 ACF(Anisotropic Conductive Film), TAB, PCB, M/T(Module Test) 등의 장비로 구성되어 있으며 CP 세부공정과 마찬가지로 택트타임에 맞추어 장비의 line-up이 결정되어 있다(Figure 4> 참조). ACF는 패널에 ACF를 부착하며 TAB는

패널에 TABIC를 실장하며 PCB는 TABIC의 연결 부분과 PCB를 연결하여 압착하는 장치이다. M/T는 OLB 세부공정이 완료되어 다음 공정으로 이동하기 전에 제품의 정상 여부를 최종적으로 검사하는 검사기이다.




Figure 4. Machine configuration of the OLB process

Assembly 세부공정은 BLU(Back Light Unit)와 T/C(Top Chassis)를 부착하는 공정으로 주로 작업자에 의해 작업이 수행된다. Aging and Packing 세부공정에서는 일정시간(30분~2시간)의 Aging 공정 후 검사과정이 수행된다.

2.3 연구현황

LCD 제조공정은 최근 시장이 급속히 증가함과 더불어 관련된 연구가 지속적으로 이루어지고 있다. 본 논문과 관련된 연구주제들로는 스케줄링, 플래닝, 물류흐름제어 등을 들 수 있으며 <Table 1>에 전체적인 연구현황이 정리되어 있다.

Table 1. The current state of research

Topics	Status of Research
Material Flow Control	Jang <i>et al.</i> (2001a), Suh <i>et al.</i> (2003), Ho and Su(2010)
ATP	Jeong <i>et al.</i> (2002), Tsai and Wang(2009)
Planning	Shen and Leachman(2003), Pai <i>et al.</i> (2004)
Fab Scheduling	Leu <i>et al.</i> (2010), Park <i>et al.</i> (2008), Lin <i>et al.</i> (2006), Jeong <i>et al.</i> (2002), Gartland <i>et al.</i> (2000)
Bottleneck Scheduling	Lu <i>et al.</i> (1994), Liao <i>et al.</i> (1996), Akcali and Uzsoy(2000), Koo <i>et al.</i> (2005)
Integrated Scheduling	Shen and Leachman(2003), Pai <i>et al.</i> (2004), Lee <i>et al.</i> (2002), Vargas-Vilamil <i>et al.</i> (2003), Chung and Jang(2009)

우선 공정 내 자동 물류 처리 시스템의 수행 척도를 향상시키고자 하는 연구가 활발하게 진행되어 왔다(Jang *et al.*, 2001a; Suh *et al.*, 2003; Ho and Su, 2010). 이는 유리기관의 크기가 점점 커지고 물류 처리 설비가 더욱 지능화됨에 따라 그 중요성이 더욱 강조되고 있다.

이와 함께 ATP (Available-To-Promise)를 결정하는 연구 또한 중요하게 다루어져 왔다. Jeong *et al.*(2002)은 LCD 산업의 공급 사슬에서 ATP 계산 절차를 위한 분석적 모델을 제시했다. 그들은 모듈 공정의 생산 스케줄로부터 아직 사용되지 않은

설비 용량과 재고 상태를 활용하여 현재 생산이 시작되지 않은 고객 주문의 인도 일자를 추정하였다. Tsai and Wang(2009)은 ATP 절차를 확장하여 서로 다른 장소에 복수개의 모듈 설비가 존재하는 경우에 적용하였다.

스케줄링 또한 중요한 이슈로 대두되어 왔다. Leu *et al.*(2010)는 LCD 제조공정의 TFT, CF, 셀, 그리고 모듈 공정 전체를 아우르는 포괄적인 스케줄링에 초점을 두었으며, Park *et al.*(2008)은 복잡한 TFT 과정을 유연하게 표현하는 시뮬레이션을 사용하여 TFT 공정의 스케줄을 구했다. 이 외에도 Lin *et al.*(2006)과 Jeong *et al.*(2002)은 LCD 제조공정과 관련된 보다 많은 스케줄링 이슈들을 정리하였다.

SemaTech의 많은 현장 엔지니어들에 의해 작성된 Scheduler/Dispatcher 요구사항에 의하면(Gartland *et al.*, 2000), scheduler의 가장 중요한 기능으로 생산량과 납기 만족에 대한 적절한 최적화가 언급되고 있다. 그 외에도 현장의 복잡한 제약들 즉, 장비의 down, PM, 비정규 공정 로트 처리, 작업자의 개입 그리고 반송 시간 및 장비 상태의 고려 등 미세한 사항에 대한 고려를 요구하고 있다.

LCD 제조공정은 시스템이 가지고 있는 다양한 특성들로 인하여 그 운영과 통제에 많은 어려움이 존재한다. 특히 TFT 공정의 재진입 흐름(re-entrant flow) 특성은 반도체 및 LCD 라인의 대표적인 고유 특성으로서 라인 설계 및 스케줄링 등을 어렵게 하는 요인이 된다. 이와 관련되어 Shen and Leachman (2003), Pai *et al.*(2004) 등은 WIP 밸런싱을 비롯한 현장의 상황을 비교적 자세히 고려한 플래닝을 강조하였다. 80년대부터 90년대까지의 연구는 주로 로트 투입, 병목공정 공정 스케줄링, 뱃칭, 그리고 납기 스케줄링 등 주로 단위 기능에 초점이 맞추어져 있었다. 90년대 중반 이후에 Uzsoy *et al.*(1992, 1994) 등에 의해 팽 생산관리의 어려움과 특징들이 보다 자세히 진단되기 시작하면서 이러한 단위 기능들을 통합해서 다루는 연구가 보편화 되었다.

병목공정 스케줄링을 위해서 많은 연구들이 수리적인 방법과 휴리스틱을 이용한 방법으로 진행되었으며 주로 마스크 사용, 준비 교체 시간등 공정의 미세한 모델링에 대해 연구되었다(Lu *et al.*, 1994; Liao *et al.*, 1996; Akcali and Uzsoy, 2000). 이들은 라인 전체의 성능을 병목공정 장비가 결정한다는 사실을 지적하고 병목공정 장비의 스케줄링에 대해 연구하였다. 대개 팽의 병목공정 장비는 포토 장비이므로 이를 위한 마스크(mask) 수, 밸런싱 등을 고려하였고, 휴리스틱 모델, MIP 모델, 그리고 순서 규칙 등을 활용하였다. 특히 Lu *et al.*(1994)는 팽에서의 제품 흐름의 변동성을 줄이는 Fluctuation Smoothing(FS) 스케줄링 방법을 제시하여 사이클 타임의 평균과 분산을 줄이는 효과를 보였다. Koo *et al.*(2005)는 제약이론 원칙에 의하여 LCD공정에서 병목공정을 중심으로 look-ahead 디스패칭 룰을 개발하였다.

최근에는 단위 기능들이 통합된 통합 스케줄링을 연구 대상으로 많은 연구들이 WIP 밸런싱과 병목공정 할당이라는 계층적 방법을 이용하고 있다. TB(Two Boundary) 방법은 WIP

밸런싱을 위한 방법으로 Shen and Leachman(2003), Pai *et al.* (2004), Lee *et al.*(2002) 등을 비롯해서 많은 연구에서 사용되었다.

Vargas-Vilamil *et al.*(2003)은 복잡한 팹 스케줄링을 위해서 3개의 계층적 단계로 이루어진 접근 방법을 도입했다. 첫 번째 단계는 여러 개의 제품을 하나의 제품으로 묶는 단계이고, 두 번째 단계는 최적화 단계로서 장비 가동률과 생산량 목표를 결정하는 단계이다. 마지막으로 디스패칭 로직을 이용해서 로트를 직접 제어한다. 이 연구는 복잡한 팹의 스케줄링을 다루는 방법에 대한 좋은 아이디어를 제공하기는 하지만, 여러 제품을 하나의 제품으로 모델링함으로써 제품 준비교체 시간이나 뱃칭 등의 미세한 모델링을 어렵게 한다. 최근에 Chung and Jang(2009)은 휴리스틱 기법의 WIP 밸런싱 방법에 장비 할당을 위해 혼합 정수 계획법 모델을 활용한 통합된 스케줄링 방법을 제안하였다.

3. 생산계획 프로세스

3.1 프로세스 분석

셀 공정에서 절단된 각 셀은 최종 제품의 사이즈와 필요 부품의 종류에 따라 여러 가지 디바이스(device)와 모델(model)로 분류된다. 디바이스는 사이즈에 의해 구분되는 기본 형태이며 모델은 동일 디바이스 내에서 사용되는 부품의 종류에 따라 구분되며 모델 유형에 따라 사용되는 부품이 달라진다. 이에 따라 각 모델의 작업시간도 서로 동일하지 않다. <Table 2>에 모듈 공정의 디바이스 및 모델의 예가 나타나 있다.

Table 2. Example of the device and model of the module operation

Device	Size	Model	Part
Device 1	12inch	Model 1	Part A, Part B
		Model 2	Part C, Part D
Device 2	22inch	Model 3	Part E, Part F
		Model 4	Part G, Part H
...			
Device 100	45inch		

모듈 공정에 투입된 모든 디바이스는 CP, OLB, Assembly, Aging/Packing의 모든 세부공정을 거친다. 각 세부공정에는 디바이스의 사이즈 군별로 라인이 배치되어 있으며 디바이스 사이즈별로 생산 용량을 고려하여 라인의 수가 결정된다. 각 디바이스는 사이즈에 따라 해당 라인을 선택해야 하며 디바이스의 사이즈가 서로 다르면 서로 다른 라인을 선택해야 한다. 예를 들어, 12"~22" 사이즈는 A그룹, 19"~32" 사이즈는 B그룹, 30"~42" 사이즈는 C그룹 등으로 라인을 그룹화한다. 이때 사이즈 군별로 복수개의 라인이 존재하며 택트타임은

사이즈별로 라인 구성장비의 성능에 따라 서로 달라진다. 또한 동일 라인에서 사이즈 등 디바이스의 변경이 발생할 때 셋업(setup)이 발생하며 셋업타임은 약 30분~1시간 정도이다.

CP, OLB, Assembly 세부공정의 리드타임(lead time)은 4.5분 내외이며 Aging 공정은 1시간~1시간 30분 정도이다. 리드타임은 현장에서 각 세부 공정별로 서로 일치시키고 노력한 결과이며, 공정, 설비, 디바이스 별로 차이가 발생한다. 택트타임은 디바이스 사이즈를 고려한 설비의 처리 성능에 따라 결정되며 사이즈별 그리고 공정의 장비별로 달라진다. 전체 택트타임은 5초~40초 소요된다.

생산계획 수립을 위해 필요한 수요량(주문량)이 디바이스 별로 3개월, 1개월, 1주일 단위로 상위의 ERP로부터 주어진다. 이에 따라 생산계획은 3개월, 1개월, 1주일 단위로 수립될 수 있다. 3개월 계획량은 참고용이며 1개월 계획량은 생산 기준이며 확정 발주량이다. 1주일 분량은 자재의 입고 기준이다. 생산계획은 Assembly 공정 뒤의 산출 수량에 맞춘 현재 부품(자재)의 재고량이 가능할 때 실행 계획으로 들어갈 수 있다. 본 논문에서는 상세한 생산계획을 위하여 1주일 단위의 스케줄을 작성한다.

디바이스가 세부공정에 초기 투입될 때와 세부공정 내의 장비에서 생산이 완료될 때 다음 단위공정을 위한 장비의 선택이 요구된다. 이때 실시간으로 다음 가공 장비를 선택하는 디스패칭 과정이 수행된다. 디스패칭의 결과는 상위의 스케줄링에서 미리 결정된 장비가 될 수도 있으며 또는 당시의 현장 상황에 따라 다른 장비가 선택될 수도 있다.

3.2 모델링

여러 세부공정으로 구성된 모듈 공정에서 상위의 ERP로부터 주어진 수요량을 바탕으로 세부공정별로 상세한 스케줄을 수립하기 위한 모델링 과정을 제시한다. 이는 생산계획 기간 동안의 주문들을 CP 및 OLB와 같은 세부공정의 라인에 할당하는 다중 스테이지 스케줄링을 위한 모델링 과정이 된다. 이때 스테이지는 세부공정으로 표현된다. 각 주문은 주문량, 디바이스 타입, 납기(due date)를 가지고 있다. 세부공정 내부의 생산계획 문제는 생산순서에 따른 셋업타임(sequence dependent setup time)이 존재하는 스케줄링 문제로서 제품 생산에 따른 가공 시간과 셋업타임을 합한 량을 각 라인에 할당하는 생산계획 문제로 표현될 수 있다. 이는 생산순서에 따른 셋업타임이 존재하는 일반적인 장비 스케줄링과 유사한 문제가 된다(Pinedo, 2008). 이러한 문제에 대해 여러 가지 형태의 모델링이 가능한데 본 논문에서는 제약식의 개수를 줄이기 위해 비선형 IP 형태로 모델링하였다. 다중 스테이지로 구성된 스케줄링 시 스테이지에 주문이 투입되는 시간은 선행 스테이지에서의 종료시간에 의해 결정된다. 실시간 스케줄링을 위하여 스케줄링 시점에 설비들은 생산을 완료했거나 또는 진행 중일 수 있음을 가정한다.

(1) Notations

- s : 스테이지 인덱스, $s = 1, \dots, N$
- i : 라인 인덱스, $i = 1, \dots, I$
- j : 주문 인덱스, $j = 1, \dots, J$
- k : 생산 순서 인덱스, 각 라인에서 주문이 가공되는 순서. $k = 1, \dots, K$
- H : 계획 기간(planning horizon)
- D_j : 주문 j 의 H 기간 동안의 수요량(주문량)
- L_j^s : 주문 j 의 가공이 가능한 스테이지 s 의 라인 집합
- J_i^s : 스테이지 s 의 라인 i 에서 가공 가능한 주문 집합
- R_i^s : 스테이지 s 의 라인 i 의 생산 용량
- LT_{ij}^s : 스테이지 s 의 라인 i 에서 주문 j 의 리드타임
- TT_{ij}^s : 스테이지 s 의 라인 i 에서 주문 j 의 택트타임
- ST_{ipq}^s : 스테이지 s 의 라인 i 의 주문 p, q 생산순서에 따른 셋업타임. 즉, 라인 i 에서 선행 주문 유형 p 와 후행 주문 유형 q 사이의 셋업타임
- P_{ip}^s : 스테이지 s 의 라인 i 의 이전 생산주문 표시하는 이진상수. 즉, 스테이지 s 의 라인 i 의 직전 생산 주문 유형이 p 이면 $P_{ip}^s = 1$.

각 라인에서 처리 가능한 주문은 모듈의 사이즈(인치)에 의해 결정된다. 리드타임은 라인에서 주문이 생산될 때 소요되는 시간이다.

(2) 결정변수

- x_{ijk}^s : 스테이지 s 의 라인 i 에서 주문 j 의 생산 순서 k 에서의 생산(계획)량
- y_{ipq}^s : 스테이지 s 의 라인 i 에서 주문 p, q 의 생산순서를 나타내는 이진변수
 $= 1$, 주문 p 와 q 가 인접된 생산 순서이며 p 와 q 의 순서로 생산이 진행되는 경우
 $= 0$, 그 외 경우

(3) 목적함수

전체 주문이 얼마나 빠른 시간 내에 완료되는지를 나타내는 척도로서 각 라인에서 각 주문의 플로우타임(flow time) 합의 최소화 또는 각 라인에서 각 주문의 총소요시간(makespan) 합의 최소화로 설정할 수 있다. 본 모델링에서는 각 라인에서 각 주문의 플로우타임 합의 최소화로 설정한다.

minimize

$$\left(\sum_s \sum_i \sum_j \sum_k TT_{ij}^s x_{ijk}^s + \sum_s \sum_i \sum_p \sum_q ST_{ipq}^s y_{ipq}^s \right) \quad (1)$$

목적함수 식에서 $\sum_s \sum_i \sum_p \sum_q ST_{ipq}^s y_{ipq}^s$ 부분은 생산되는 주문의 디바이스 타입 종류가 변경됨에 따라 발생하는 셋업

타임을 더해준 것이다. 이는 fixed charge 정수계획법 문제와 유사하다.

(4) 제약조건

① 주문의 수요량 제약

각 주문의 디바이스 타입 가공이 가능한 라인에 할당된 생산계획량은 각 주문의 수요량을 커버해야 한다. 하나의 주문이 여러 라인에 걸쳐 할당될 수 있기 때문에 모든 i 와 k 에 대해 생산량을 합한다.

$$\sum_{i \in L_j^s} \sum_k x_{ijk}^s \geq D_j, \forall s, j \quad (2)$$

② 라인의 생산용량(capacity) 제약

각 스테이지에서 각 라인의 가능 생산량은 주문의 리드타임과 택트타임을 근거로 산정된다. 즉, 스테이지 s 의 라인 i 가 주문 j 를 생산할 때 셋업타임을 고려하지 않으면 계획 기간 H 동안의 라인 i 의 생산량의 상한은 $(H - LT_{ij}^s + TT_{ij}^s) / TT_{ij}^s$ 가 된다. 스테이지 s 의 라인 i 가 m 개의 장비로 구성되어 있을 때 라인 i 에 초기 투입되는 주문의 생산소요시간은 LT_{ij}^s 가 된다. 반면에 두 번째 이후 진입하는 주문의 생산소요시간은 TT_{ij}^s 이다(여기서 라인 i 가 m 개의 장비로 구성되어 있기 때문에 $LT_{ij}^s = m \times TT_{ij}^s$ 이다). 이때 계획 기간 H 동안 n 개의 주문을 생산한다면 전체 소요되는 시간은 $LT_{ij}^s + (n-1) \times TT_{ij}^s = H$ 가 된다. 따라서 $n = (H - LT_{ij}^s + TT_{ij}^s) / TT_{ij}^s$ 가 된다. 이는 스테이지 s 의 주문 j 의 라인 i 로의 초기 투입 시의 생산량이며 계속 생산이 진행 중인 라인의 생산량의 상한은 H / TT_{ij}^s 이다.

스테이지 s 의 라인 i 의 생산가능 시간으로 표현되는 용량 R_i^s 는 $H(1-A)$ 가 된다. 이때 A 는 여유율(allowance rate)이다. 셋업타임을 고려할 때 각 스테이지의 라인의 생산용량 제약은 각 라인에서 각 주문의 가공시간과 셋업타임을 합한 각 라인의 생산가능 시간을 초과하지 않도록 한다.

$$\sum_{j \in J_i^s} \sum_k (TT_{ij}^s x_{ijk}^s + LT_{ij}^s - TT_{ij}^s) + \sum_{p \in J_i^s} \sum_{q \in J_i^s} ST_{ipq}^s y_{ipq}^s \leq R_i^s, \forall s, i \quad (3)$$

③ 인접 생산순서 제약

스테이지 s 의 라인 i 에서 서로 다른 p, q 가 있어 p 와 q 가 인접 생산순서일 경우 $y_{ipq}^s = 1$ 이 된다. 즉, 만약 $x_{ipk}^s > 0$ 이고 $x_{iq(k+1)}^s > 0$ 이면 $y_{ipq}^s = 1$ 이 된다(또는 만약 $x_{ipk}^s \geq 1$ 이고 $x_{iq(k+1)}^s \geq 1$ 이면 $y_{ipq}^s = 1$ 이다). 이 조건은 식 (4)와 같이 비선형 제약식으로 표현할 수 있다.

$$x_{ipk}^s x_{iq(k+1)}^s \leq M y_{ipq}^s, \forall s, i, p, q. M \text{은 큰 값의 상수} \quad (4)$$

직전 시프트에서 진행되었던 주문의 디바이스 타입 유형에

따라 첫 번째 생산순서($k = 1$)에 할당되는 주문의 셋업타임이 결정된다. 동일한 제품이 계속 생산되면 셋업타임이 없고, 다른 유형의 주문 생산이 시작되면 셋업타임이 추가된다. 이를 위해 $\text{if}(P_{ip}^s > 0 \text{ and } x_{iq1}^s > 0) \text{ then } y_{ipq}^s = 1$ 조건이 필요하다. 이 조건은 식 (5)와 같이 비선형 제약식으로 표현할 수 있다.

$$P_{ip}^s x_{iq1}^s \leq M y_{ipq}^s, \forall s, i, p, q. M \text{은 큰 값의 상수} \quad (5)$$

④ 라인의 생산변경 횟수 제약

각 스테이지에서 각 라인의 생산변경 횟수 상한은 각 라인에서 가공 가능한 주문수가 된다.

$$\sum_{p \in J_i^s} \sum_{q \in J_i^s} y_{ipq}^s \leq |J_i^s|, \forall s, i \quad (6)$$

⑤ 스테이지 간 생산가능 시간 제약

스테이지 s 에서의 주문 j 의 생산가능 시간은 인접한 선행 스테이지 $s-1$ 에서의 주문 j 의 종료시간이후가 된다.

$$\sum_i \sum_k TT_{ij}^s x_{ij}^{s(k-1)} - \sum_i \sum_k TT_{ij}^{s-1} x_{ijk}^{s-1} \geq 0, \forall s, j \quad (7)$$

4. 다중 스테이지 메타휴리스틱 스케줄링

본 논문에서는 모듈 공정의 다중 스테이지 스케줄링을 위하여 타부서치(tabu search) 개념을 적용한 메타휴리스틱 알고리즘인 MSMST(Multi-Stage Module Scheduling Algorithm based on Tabu-Search)를 제시한다. 제 4.4절에 전체 알고리즘이 나타나 있고 제 4.1절부터 제 4.3절까지 알고리즘에서 사용되는 중요 개념인 이동의 정의와 탐색 전략에 대해 설명한다.

MSMST를 위하여 현장 상황을 반영하는 디스패칭 룰에 기반한 해(스케줄)들을 구한 후 이를 바탕으로 탐색과정을 반복하여 보다 우수한 해를 구하는 알고리즘을 개발한다.

다중 스테이지의 경우 선행 스테이지에서 주문의 작업종료 시간이 서로 다름에 따라 후행 스테이지에서 주문의 투입 시간이 서로 달라질 수 있다. 즉, 각 스테이지에서 주문은 시작 가능시간을 가진다. 이는 해당 스테이지에 주문이 투입되는 시간으로서 선행 스테이지에서 해당 주문의 작업이 종료되는 시간이다. 본 논문에서는 선행 스테이지의 작업종료시간으로 후행 스테이지의 투입시간으로 삼는 nondelay 스케줄을 기반으로 한다.

MSMST를 위하여 먼저 주어진 주문량과 라인 정보를 바탕으로 주문 선정 룰과 라인 선정 룰을 적용하여 실행 가능한 해들을 구하여 후보해(elite) 리스트를 구성한다. 이와 함께 TL (Tabu List) 크기 등 관련 파라미터 등도 설정한다.

그런 다음 후보해 리스트에 있는 각각의 후보해들에 대하여 이 해로부터 가능한 복수개의 이동을 정의한다. 가능한 이동은 라인에 할당된 주문에 대한 생산계획을 상호 교환함으로써

정의한다. 이때 교환되는 생산계획은 해당 라인에서 처리 가능해야 한다.

정의된 이동에 의해 생성되는 새로운 해에 대한 성과를 평가하여 가장 우수한 성과를 주는 해를 선택한다. 이 과정에서 현재의 TL을 확인하여 지금까지 구해진 최선해보다 더 좋은 결과를 주지 않는 한 현재 TL에 포함되어 있는 이동은 고려하지 않는다. 새로운 해가 선택되면 직전의 해로 회귀하는 것을 막기 위하여 TL을 수정한다.

새롭게 선택된 해에 대해 위에서 정의한 이동에 따른 해의 평가 과정을 반복한다. 반복은 미리 정의된 횟수만큼 수행되며, 이 과정에서 도출된 가장 우수한 해를 최선해로 둔다.

이와 더불어 강화(intensification) 전략과 다양화(diversification) 전략을 사용함으로써 탐색의 질을 높인다.

이러한 과정을 모든 후행 스테이지에 대해서 실시하며 후보해 리스트에 존재하는 모든 후보해들에 대한 해가 구해지면 그 중 가장 우수한 최선해를 최종해로 선정한다.

4.1 후보해 리스트 구성

현장에서 요구되는 상황에 따라 이에 적합한 디스패칭 룰을 적용하여 초기 후보해 리스트를 구성한다. 탐색은 후보해 리스트의 각 후보해로부터 출발한다. 이를 위하여 주문 선정 룰(Order Selection Rule)과 라인 선정 룰(Line Selection Rule)을 적용하여 스테이지 s 에서의 실행 가능한 후보해 리스트 $E^s = \{E_1^s, E_2^s, \dots, E_m^s\}$ 를 구성한다.

각각의 후보해를 결정하기 위해 계획 기간 내에 있는 각 주문을 선정해 라인에 배정한다. 먼저 주문 선정 룰을 적용하여 주문을 선정된 후 선정된 주문에 대해 라인 선정 룰을 적용하여 배정할 라인을 선정한다. 본 논문에서는 스케줄 대상이 되는 주문을 선정하는 과정으로 다음과 같은 몇 가지 주문 선정 룰을 적용한다.

- OSR 1. MDD(Modified Due Date) : 변형 납기가 가장 이른 것부터 처리하는 룰로서 주문 선정 룰을 적용하는 시점(t)에서의 주문의 원래 납기와 작업이 가장 빨리 끝날 수 있는 시점 중에서 큰 값이 가장 작은 주문을 선택한다. 즉, $Min_j(Max_j(d_j, t + w_j))$ 순서로 주문을 선택한다. 단, d_j : 주문 j 의 due date, w_j : remaining work
- OSR 2. MOQ(Min Order Quantity) : 주문량이 적은 주문 순서, 즉 $Min_j(D_j)$ 순서로 주문을 선택한다. 이는 SPT(Shortest Processing Time)와 유사한 개념이다.
- OSR 3. SLACK(Least Slack Time) : 여유시간이 가장 적은 주문 순서, 즉 $Min_j(d_j - (t + w_j))$ 순서로 주문을 선택한다.
- OSR 4. CR(Critical Ratio) : (납기일-현재시점)/잔여작업시간 순서로 주문을 선택한다. CR이 1.0 미만이면 계획보다 지연되고 있음을 의미하므로 CR이 작은 작업물이

높은 우선순위를 가진다.

OSR 5. ERD(Earliest Release Date) : 투입 시간이 빠른 주문 순서로 선택하는 것으로 주문의 대기 시간 변동을 최소화하고자 한다.

선택된 주문을 라인에 할당하기 위해 라인을 선택하는 과정으로 다음의 몇 가지 라인 선정 룰을 적용한다.

LSR 1. MSPT(Min Setup and Processing Time) : 셋업타임과 가공시간의 합이 최소가 되는 라인을 선택한다. 라인 i 에서 디바이스 p 가 선행 작업 디바이스인 상태에서 주문 j 의 주문량이 x_{ij} 라고 하면 x_{ij} 를 처리하는데 소요되는 시간은 $ST_{ipj} + LT_{ij} + (x_{ij} - 1)TT_{ij}$ 이다.

LSR 2. MLL(Min Line Load) : 현재 라인 부하가 가장 적어 현재 남아 있는 여유 용량이 가장 큰 라인을 선택한다.

LSR 3. MNEP(Minimum Number of Eligible Product Type) : 가공 가능한 제품수가 적은 라인 순서로 라인을 선택한다.

선정된 주문을 선정된 라인에서 처리하기 위하여 구체적인 생산계획 시간을 확립하는 과정으로 본 논문에서는 현재일로부터 시간상 앞으로 전진하며 각 주문의 처리 시간을 해당 라인에 할당하는 방법인 전진(forward) 할당 방법을 적용한다.

계획 기간 내의 전체 주문량은 라인의 총 생산 용량을 초과하지 않으며 각 라인에의 할당량은 라인의 잔여 용량을 초과하지 않는다. 만약 할당량이 잔여 용량을 초과하면 초과하는 부분만큼 차선의 라인에 할당한다. 이 경우 라인 선정에 따른 배정 결과 하나의 주문이 복수 개의 라인에 배정된다.

각 스테이지에서 주문이 라인에 할당될 때 주문의 시작가능 시간은 해당 스테이지에 주문이 투입되는 시간으로서 선행 스테이지에서 해당 주문의 작업이 종료되는 시간이다. 이 경우 스테이지 간의 이동시간은 0이라고 가정한다. 지금 T_{ij}^s 를 스테이지 s 에서 주문 j 가 라인 i 에서 시작가능시간이라고 하자. 그러면 T_{ij}^s 는 식 (8)로 주어진다. 이 때 스테이지 $s-1$ 에서 주문 j 의 유형은 q 이며 선행 주문 유형은 p 이다.

$$T_{ij}^s = \text{Max}_i(T_{ij}^{s-1} + ST_{ipq}^{s-1} + TT_{ij}^{s-1}), \forall s, j \quad (8)$$

4.2 가능한 이동의 정의

타부서치 과정을 위해 하나의 임의의 스케줄이 주어졌을 경우 이 스케줄을 TS(Trial Schedule)로 두고 이로부터 가능한 이동을 정의한다.

후보해 리스트의 후보해들 중 하나의 해를 TS로 두고 이 해를 s 라 하자. 그리고 s 에서 라인에 할당된 주문들을 상호 교환함으로써 가능한 복수개의 이동을 정의하여 단기(short-term) 리스트인 이동 리스트를 구성한다.

먼저 다음 용어를 정의한다.

- 주문 그룹(Order Group) : 주어진 스케줄에서 라인에 할당된 동일 디바이스의 연속된 주문들의 집합
- 이동 리스트(Move List) : 주어진 스케줄에서 상호 교환 이동이 가능한 주문그룹들의 집합

지금 G_{ik} 를 라인 i 의 k 번째 주문 그룹, $k=1, \dots, O_i$, 이라 하자. 여기서 O_i 는 라인 i 의 주문 그룹 갯수이다. 그리고 G_{ik} 의 디바이스 타입을 u 라 하고 디바이스 타입 u 의 가공이 가능한 라인 집합을 L_u 라 하자. 그러면 $L_u = \{j|u \in J_j, j=1, \dots, I, j \neq i\}$ 가 된다.

이제 L_u 에 속하는 모든 라인의 주문 그룹에 대하여 이 주문 그룹이 라인 i 에서 처리 가능한지의 여부를 확인한다. 지금 임의의 라인 $j \in L_u$ 를 선택한다. 그리고 라인 j 에 이미 할당된 O_j 개의 주문 그룹이 있다고 하자. 그러면 라인 j 의 주문 그룹은 $G_{jl}, l=1, \dots, N_j$ 가 된다. 그리고 G_{jl} 의 디바이스 타입을 v 라 하자. 이때 현재의 이동 리스트를 ML 이라 할 때 조건식 (9)를 만족하면 $G_{ik} \wedge G_{jl}$ 를 가능한 이동으로 정의하고 이동 리스트에 포함한다. 여기서 기호 \wedge 는 G_{ik} 와 G_{jl} 의 상호 교환이 가능함을 의미한다.

$$u \neq v, v \in J_i, G_{jl} \wedge G_{ik} \notin ML \quad (9)$$

정의된 이동의 실행 시 다른 라인의 용량을 초과시키는 할당이 발생할 수 있다. 이러한 경우 현재 여유 용량이 가장 큰 라인 순서로 초과되는 부분을 이동시킨다. 본 논문에서 정의하는 이동의 경우, 이동 후 이동한 라인에서 동일 디바이스의 다른 주문그룹과 병합(merge)되어 새로운 큰 주문 그룹이 형성될 수 있다. 결국 최종적으로는 동일 디바이스를 가지는 주문들은 가능하면 연속적으로 작업이 진행될 수 있게 된다. 또한 각 스테이지에서 이동을 정의할 때 선행 스테이지의 스케줄에 저촉되지 않는 범위 내에서 정의한다. 즉, 선행 스테이지의 탐색 이후의 스케줄에 저촉되지 않게 한다.

4.3 탐색 전략

하나의 스케줄(TS)로부터 이동 리스트의 가능한 이동에 따라 라인에 할당된 주문을 서로 교환하는 탐색(local search) 과정을 통해 새로운 이웃 스케줄들을 도출한다. 이 때 TL을 확인하여 현재 TL에 포함되어 있는 이동은 고려하지 않는다. 다만 TL에 포함된 이동일지라도 이 이동에 의한 스케줄이 지금까지 찾아진 최선의 스케줄보다 더 좋은 성과를 줄 경우는 이동을 고려한다.

이동 리스트의 이동에 의한 복수개의 가능한 이웃 스케줄들 중에서 가장 우수한 성과를 주는 이웃 스케줄을 선택하여 NTS(Next Trial Schedule)로 둔다. 이 때 NTS의 성과가 기존 스케줄의 성과보다 우수하지 않아도 NTS로 선택한다. 이와

같이 이동에 의한 해의 성과가 우수하지 않아도 이 해로부터 새로운 탐색 과정을 반복하는 과정이 지역 최적(local optimum)을 벗어날 수 있게 한다.

TL은 최근에 생성된 스케줄로의 이동과 관련된 제약으로 이전 스케줄로 회귀(cycle)하는 것을 방지해 준다. TL에는 이전 단계에서 탐색되었던 이동의 속성이 기록된다. 만약 스케줄 S_i 에 이동 m 이 적용되어 스케줄 S_j 가 생성되면 ($S_j = S_i \otimes m$), $(S_i \otimes m) \otimes m^{-1} = S_i$ 를 만족하는 이동 m^{-1} 은 TL에 저장된다. 즉, $G_{ik} \wedge G_{jl}$ 이 선택된 이동이라면 TL에는 $(G_{ik} \wedge G_{jl})^{-1}$ 이 포함된다. 이 때 G_{ik} 와 G_{jl} 은 원래의 주문 그룹이 서로 교환된 상태이다.

스케줄에 따라 이동 $G_{ik} \wedge G_{jl}$ 이 실행될 경우 이동 후 G_{ik} 와 $G_{i(k-1)}$ 또는 $G_{i(k+1)}$ 의 디바이스 타입이 서로 동일할 수 있다(G_{jl} 의 경우도 마찬가지이다). 이 경우 G_{ik} 와 $G_{i(k-1)}$ 또는 $G_{i(k+1)}$ 이 병합되어 다음 스케줄의 이동 리스트에서는 주문 그룹으로 구분되지 않게 된다. 이러한 경우 이동 $(G_{ik} \wedge G_{jl})^{-1}$ 은 TL에서 제거된다.

해의 탐색 과정에서 새로운 NTS로 이동하면 TL은 갱신된다. TL의 크기가 작을수록 회귀 확률은 높아지며 반면에 TL의 크기가 커질수록 이동에 제약이 많아짐에 따라 탐색의 다양성(diversification)에 대한 필요성이 커진다. 따라서 문제의 구조와 이와 연관된 구성 자료(instances)들을 바탕으로 적절한 값을 선택해야 한다. TL 크기와 관련하여 탐색 과정에서 그 값이 변하지 않는 정적(static) 형태와 탐색 과정에서 값이 변하는 동적(dynamic) 형태, 그리고 정보를 사용하는 적응(adaptive) 형태가 있다. 본 논문에서는 TS 이동 리스트의 각 반복에서 선택된 이동이 TL에 추가되고 이전의 이동이 제거된다. 이 때 병합 상태에 따라 TL의 크기가 변하는 적응 형태를 취하게 된다.

강화(Intensification)는 최선해(best found solution)들의 정보를 이용하여 탐색 공간에서 가능성이 높은 영역에서 탐색이 진행될 수 있게 한다. 최선해는 이동 리스트에 대하여 탐색을 통하여 구하여진 가장 좋은 이웃해이다. 이웃해란 하나의 이동에 의해 구해지는 인접해이다. 탐색 과정에서 구해진 최선해들의 공통 특성(common features)을 추출하여 이러한 특성을 공유하는 해들의 주위로 탐색을 강화하게 한다. 일반적인 접근방법은 현재까지 구해진 가장 좋은 최선해(best solution obtained)에 최선해들로부터 추출된 특성(promising components)을 고정하여 이로부터 탐색을 재개하는 것이다(Talbi, 2009). 즉, 최선해들이 공유하는 특성은 고정시키고 나머지 부분에 대해서는 탐색을 통해 결정한다.

본 연구에서는 탐색 과정에서 구해진 NTS들의 공통 특성을 추출하여 이를 반영하여 새로운 탐색을 재개하는 강화 전략을 사용한다. NTS들에서 결정되었던 각 주문의 계획시간을 확인하여 공통적으로 할당된 계획시간의 연속 반복 횟수를 체크하여 주어진 횟수 이상인 계획시간은 고정시키고 그 외의

주문에 대한 계획시간은 탐색을 재개하여 결정한다.

다양화(Diversification)는 탐색 공간에서 탐험되지 않은 영역에서 탐색이 진행될 수 있게 한다. 다양화를 위해 일반적으로 많이 사용되는 장기기억(long-term memory)의 주요 표현 방법은 frequency 메모리로서 이는 중기기억(media-term memory)의 recency 메모리처럼 탐색 과정에서 탐색된 해들에 대한 정보를 저장한다(Glover and Laguna, 1998). 일반적으로 많이 사용되는 다양화 전략으로는 가장 적게 방문된 새로운 해로부터 탐색을 재개하는 restart diversification, 발생 빈도를 목적함수에 통합하여 빈번한 이동에 대해 패널티를 부과하는 continuous diversification, 그리고 비가능해에 대한 탐색을 허용하는 strategic oscillation 등이 있다(Gendreau, 2002).

다양화 과정은 주기적으로 적용되거나 또는 해의 개선 없이 주어진 횟수가 반복된 후 적용될 수 있다. 본 연구에서는 탐색 과정에서 탐색된 해들에서 각 주문에 대한 계획시간이 동일하게 결정되는 횟수를 체크하여 주어진 횟수 이하로 나타나는 계획시간을 새로운 해에 우선 할당시켜 이 해로부터 탐색을 재개하게 한다.

강화와 다양화를 위해 recency 메모리 $R(s, i, j)$ 와 frequency 메모리 $F(s, i, j)$ 를 다음과 같이 정의한다.

- $R(s, i, j)$: 스케줄 s 까지의 탐색 과정 중 주문 j 가 라인 i 에 연속적으로 할당된 횟수
- $F(s, i, j)$: 스케줄 s 까지의 탐색 과정 중 주문 j 가 라인 i 에 할당된 총 횟수

지금 NTS 탐색 과정을 진행하여 탐색된 NTS들 중 가장 우수한 NTS를 BTS(Best Trial Schedule)라 하고 이를 B^* 라 하자. 본 논문에서는 B^* 로부터 강화를 적용하여 새로운 NTS들을 찾기 위해 새로운 시작해(starting solution) $B1$ 을 구성한다. $B1$ 을 위해 B^* 에서의 $R(B^*, i, j)$ 에서 i', j' pair이 있어 식 (10)을 만족시키면 j' 을 i' 에 고정시킨다. 즉, B^* 에서의 $R(B^*, i, j)$ 값이 미리 정의된 횟수 f 보다 크거나 같은 i', j' pair의 경우에 대응하는 주문 j' 을 포함하는 주문 그룹을 라인 i' 에 고정시켜 $B1$ 을 구성한다. 그 결과 $B1$ 은 주문 j' 가 포함되는 주문 그룹에 대해 이동 대상에서 제외된 형태가 된다. 그런 다음 이러한 j' 들을 제외한 나머지 주문들의 라인 할당을 위해 $B1$ 으로부터 새로운 탐색을 시작한다.

$$R(B^*, i', j') \geq f, \forall i' \in I, j' \in J \quad (10)$$

다양화는 강화와 마찬가지로 BTS B^* 가 구해진 이후 적용된다. 본 논문에서는 B^* 로부터 다양화를 적용하여 새로운 시작해 $B2$ 를 구성한다. $B2$ 를 위해 B^* 에서의 $F(B^*, i, j)$ 에서 i', j' pair이 있어 식 (11)을 만족시키면 j' 을 i' 에 우선 할당시킨다. 즉, $F(B^*, i, j)$ 값이 미리 정의된 횟수 g 보다 작거나 같은 i', j' pair의 경우에 이에 대응하는 주문 j' 을 포함하는 주문 그룹을 라인 i' 에 우선 할당시켜 $B2$ 를 구성한다. 이 때 주문

j' 에 대해 가능한 라인이 여러 개가 있을 경우 후보해 결정 시 적용했던 라인 선정 룰에 의해 라인을 선택한다. 이렇게 구성된 $B2$ 로부터 새로운 탐색을 시작한다.

$$F(B^*, i', j') \leq g, \forall i' \in I, j' \in J \quad (11)$$

4.4 알고리즘

본 절에서는 타부서치 기반 MSMST 알고리즘을 제시한다. MSMST 알고리즘은 스테이지 순서로 초기 스케줄링과 타부서치 과정을 순차적으로 실시한다. 각 스테이지 별로 주문 선정 룰과 라인 선정 룰을 사용하여 후보해 리스트를 구하고 이로부터 타부서치 과정을 적용한다. 후행 스테이지 스케줄링은 선행 스테이지 스케줄링의 결과를 바탕으로 시작된다. 각 스테이지에서 초기 스케줄 생성과 타부서치 과정의 적용은 선행 스테이지의 스케줄링 결과에 저촉되지 않는 범위 내에서 수행된다. 즉, 후행 스테이지 스케줄링을 위하여 주문 그룹을 이동할 시 선행 스테이지의 스케줄링 결과를 침해하지 않게 한다.

MSMST 알고리즘에서 초기 스케줄을 개선하기 위한 타부서치 과정은 크게 이동의 정의와 탐색의 실시로 구성된다. 먼저 후보해 리스트를 구성한 후 각 후보해에 대해 정해진 반복횟수 만큼의 TS를 구한다. 각 TS에 대해 이동 리스트를 구성하고 이동에 따른 이웃해의 탐색과 평가 과정을 진행한 후 BTS(Best Trial Schedule)를 결정한다. 모든 후보해에 대해 이러한 과정을 반복한 후 지금까지 찾아진 BTS 중 가장 좋은 해를 최종해(FBS : Final Best Schedule)로 결정한다.

알고리즘 종료료 위해서는 전체 반복 횟수(iteration count), CPU 타임, 목적함수 값의 감소(또는 증가) 없이 연속되는 반복 횟수, 반복 도중 현재의 해에서 지역 이웃해로 가는 가능한 이동이 없을 경우 등의 기준을 사용할 수 있다. 본 논문에서는 예비 실험을 통하여 목적함수 값의 감소가 더 이상 발생하지 않는 반복 횟수 한계를 설정하였다.

• MSMST 알고리즘

Step 1 : 후보해 리스트 구성

1.1 Tabu Tenure = 1 move, TL 크기 = $2 \times$ Tabu Tenure, 반복 횟수 한계 $n = 25$, 공통 할당 횟수 한계 $f = 20$, 동일 결정 횟수 한계 $g = 5$ 로 설정한다.

1.2 스테이지 $s = 1$ 에 대하여 주문 선정 룰과 라인 선정 룰을 적용하여 실행 가능한 후보해 리스트 $E^s = \{E_1^s, E_2^s, \dots, E_m^s\}$ 를 구성한다.

1.3 후보해 리스트에 있는 후보해들 중 하나의 스케줄 E_1 을 선정하여 NTS $S = E_1^s$ 으로 둔다.

Step 2 : 이동 리스트 구성

2.1 S 의 각 라인에 할당된 스케줄에서 주문 그룹 집합 FG_i 를 구한다.

$$FG_i = \{G_{ik} | k = 1, \dots, O_i\}, i = 1, \dots, I$$

2.2 FG_i 내의 하나의 주문그룹 $G1$ 을 선택하여 $G1$ 의 디바이스 타입 u 의 처리가 가능한 라인 집합 L_u 를 결정한다.

$$L_u = \{j | u \in J_j, j = 1, \dots, I, j \neq i\}$$

2.3 L_u 의 각 라인의 주문 그룹들 중 라인 i 에서 처리 가능한 주문 그룹 집합 TG_i 를 구한다.

$$TG_i = \{G_{jl} | j \in L_u, l = 1, \dots, O_j, u \neq v, v \in J_i\}$$

2.4 TG_i 에서 하나의 주문 그룹 $G2$ 을 선택하여 이동 $G1 \wedge G2$ 을 이동 리스트에 포함한다. 이때 $G1$ 과 $G2$ 가 서로 중복되는 이동은 제거한다.

2.5 모든 라인의 모든 주문 그룹에 대해 Step 2를 반복하여 이동 리스트를 구성한다.

Step 3 : 이웃해 탐색 및 평가

3.1 이동 리스트의 이동들에 따른 스케줄들을 생성하고 성과를 평가한다. 이 때 TL을 확인한다.

3.2 이들 중 가장 우수한 성과를 주는 스케줄 S' 을 선택해 새로운 NTS $S = S'$ 으로 둔다.

3.3 TL을 수정한다.

3.4 새로이 구해진 S 로부터 Step 2, Step 3을 미리 정의된 반복 횟수 한계 n 만큼 반복한다.

3.5 n 개의 TS에서 가장 우수한 성과를 주는 스케줄을 BTS B^* 로 둔다.

Step 4 : 강화(Intensification) 및 다양화(Diversification)

4.1 $R(B^*, i', j') \geq f, \forall i' \in I, j' \in J$ 인 주문 j' 을 포함하는 주문 그룹을 라인 i' 에 고정시켜 새로운 NTS S'' 을 구성한다.

4.2 $S = S''$ 로 두고 Step 2, Step 3을 반복한 후 4.3으로 간다.

4.3 $F(B^*, i', j') \leq g, \forall i' \in I, j' \in J$ 인 주문 j' 을 포함하는 주문 그룹을 라인 i' 에 우선 할당시켜 새로운 NTS S''' 을 구성한다.

4.4 $S = S'''$ 로 두고 Step 2, Step 3을 반복한다.

Step 5 : 후행 스테이지 스케줄

5.1 $s = 2, \dots, N$ 에 대하여 주문 선정 룰과 라인 선정 룰을 적용하여 후보해 $E^s, s = 2, \dots, N$ 를 구하고 NTS $S = E^s, s = 2, \dots, N$ 으로 둔다(이때 주문 선정 룰은 ERD를 사용하며 nondelay 스케줄이다. 라인 선정 시 투입시간 이후에 할당될 수 있도록 하며 라인 선정 룰을 적용한다).

5.2 Step 2~Step 4를 반복하여 스테이지 $s = 2, \dots, N$ 에 대한 스케줄을 도출한다(이동을 정의할 때 투입시간 이전으로 가는 이동은 정의하지 않는다).

Step 6 : 최종해 선정 및 종료

6.1 후보해 리스트의 다른 스케줄 (E_2^s, \dots, E_m^s)에 대해서 그 후보해를 새로운 S 로 두고 Step 2~Step 5를 반복한다.

6.2 모든 후보해에 대한 탐색이 완료되면 지금까지 찾아진 m 개의 BTS B^* 중에서 가장 우수한 스케줄을 최종해 (FBS) S^* 로 설정하고 종료한다.

5. 실험 및 결과

5.1 실험 대상 공정

본 논문에서 실험 대상으로 하는 모듈 공정은 CP와 OLB의 2개 세부공정으로 구성되어 있다. 각 세부공정에서 디바이스는 모듈의 크기(인치)에 따라 8가지 종류로 구분된다(<Table 3> 참조). 각 디바이스에 대해 외부로부터 주문이 도착한다. Rolling planning horizon은 1주일(10,080분)이며 각 주문은 주문량과 납기를 가지고 있다. 주문량은 1주일분의 수요량으로 $U(200, 2000)$ 분포를 따르며, 납기는 $U(2, 7)$ 분포를 따른다고 가정한다. 이는 실제 모듈공정 데이터에 근거해 도출되었다. 전체 주문 횟수는 250회로 설정한다.

대상 공정 시스템에서 각 세부공정은 전체적으로 10개의 라인으로 구성되며 각 라인은 가공 가능한 모듈의 크기(인치)에 따라 라인 그룹으로 구분된다. 각 세부공정에 대해 각 라인별 디바이스별 택트타임은 <Table 2>에 나타나 있으며, 리드타임은 4.5분이다. <Table 3>에서 각 셀은 2개 세부공정에 대한 택트타임을 나타내고 있다.

Table 3. Tact times for devices and lines of the processes*(unit : sec)

a \ b	1 (12")	2 (19")	3 (22")	4 (27")	5 (30")	6 (32")	7 (42")	8 (45")
L1	7,6	8,7	9,					
L2	5,7	6,8	7,					
L3	,4	8,5	9,	10,	11,	12,		
L4		7,6	8,7	9,8	10,9	11,		
L5		6,5	7,6	8,7	9,8	10,		
L6		,4	,5	,6	11,7	12,	13,	
L7			,9	,10	9,11	10,12	11,	
L8			,8	10,9	11,10	12,11	13,	14,
L9				9,	10,8	11,9	12,10	13,11
L10				8,	9,7	10,8	11,9	12,10

* : The tact times of processes are separated by comma(,).

a : Line, b : Device, The insides of () designate inches.

각 세부공정에 대해 각 라인별 셋업타임은 <Table 4>에 나타나 있다. 셋업타임은 각 라인에서 가공 디바이스의 변경이 생길 때 발생하며 각 라인에 따라서 다른 값을 가질 수 있다.

Table 4. Setup times for lines(unit : min)

	L1	L2	L3	L4	L5	L6	L7	L8	L9	L10
CP	30	45	30	40	45	30	43	30	40	43
OLB	30	40	45	30	35	40	35	40	35	45

5.2 실험 내용

MSMST 알고리즘의 성능 평가를 위해 <Table 5>의 주문 선정률과 라인 선정 률을 조합하여 후보해 리스트를 구성한다. 후보해 리스트의 각 후보해에 대해 MSMST 알고리즘을 적용하여 해의 개선 정도를 측정한다. 여기서 각 후보해는 현장에서 적용 가능한 선정 률을 사용한 방법이며 특히 MSPT는 각 주문에 대해 직전에 작업을 진행했던 동일 디바이스 라인에 우선 할당하는 직전작업 연속방법이다. 직전에 작업이 진행되지 않았던 새로운 제품일 경우 택트타임이 가장 적은 라인에 우선 할당한다. 스테이지 2에 대해서는 스테이지 1에서 종료된 작업 순서 대로 투입되는 ERD 주문 선정 률을 적용한다. 스테이지 2의 라인 선정 률은 스테이지 1과 같이 MSPT와 MLL을 적용한다.

성능 평가를 위해 본 논문에서 사용된 성과 척도(performance measure)로는 각 라인에서 주문의 완료를 위해 필요한 average makespan(분), 각 라인에서의 주문 처리를 위한 average flow time(분), past due 척도로서 납기를 지키지 못한 주문 시간에 대한 average tardiness(분)와 전체 주문에 대한 납기를 지키지 못한 주문 비율인 ratio of tardy jobs, 그리고 average WIP inventory (개)와 average total inventory(개) 등이다. 흐름시간(flow time)은 주문의 처리를 위한 로트의 이동 시간, 대기 시간, 그리고 처리 시간을 합한 시간으로 측정한다. WIP inventory는 대기 중이거나 이동 중인 로트, 그리고 처리 중인 로트를 포함하며(average WIP inventory = 흐름시간의 합계/총소요시간(makespan))으로 구할 수 있다. Total inventory는 모든 품목의 계획 입고량에 보유 재고를 합한 것으로 (average total inventory = 시스템 내 경과 시간의 합계/총소요시간)으로 구할 수 있다. 이때 시스템 내 경과 시간의 합계는 총흐름시간에 총 인수 대기시간을 합한 것이다.

Table 5. Order selection rules and line selection rules

Candidate Solution List	Order Selection Rule of Stage 1	Order Selection Rule of Stage 2	Line Selection Rule
1	MDD	ERD	MSPT
2	MOQ	ERD	MSPT
3	SLACK	ERD	MSPT
4	CR	ERD	MSPT
5	MDD	ERD	MLL
6	MOQ	ERD	MLL
7	SLACK	ERD	MLL
8	CR	ERD	MLL

LCD 모듈 공정은 각 세부 공정들이 in-line 형태로 연결된 전형적인 flow shop의 형태를 취하고 있다. 이러한 시스템에서는 각 제품의 프로세스 흐름이 고정되기 때문에 로트의 평균 흐름 시간이 단축되면 그에 따라 납기 준수율은 향상된다. 또한 납기는 배치 단위로 주어지기 때문에 배치 내의 개개 작업물의 납기는 서로 동일하게 된다.

5.3 실험 결과

MSMST의 성능 실험 결과는 <Table 6>~<Table 13>에 나타나 있다. <Table 6>~<Table 9>는 타부서치 과정의 성능을 평가하기 위해 강화와 다양화를 적용하기 이전의 값을 측정된 것이며 <Table 10>~<Table 13>은 강화와 다양화를 적용한 이후의 값을 측정된 것이다. <Table 6>은 각 성과 척도에 대해 최선의 결과를 주는 주문 및 라인 선정 룰의 조합과 그에 따른 해의 개선 정도를 나타내고 있다. 해의 개선 정도는 타부서치

Table 6. Combinations of order and line selection rules which give best schedules and the improvement of schedules

Iteration Number	a (MOQ/MSPT)	b (MOQ/MSPT)	c (MDD/MLL)	d (MDD/MSPT)	e (MOQ/MLL)	f (MDD/MLL)
1	8808.9	3542.9	567.06	0.39	192.03	284.18
2	8695.9	3502.8	554.35	0.34	191.33	283.77
3	8588.5	3467.1	543.73	0.32	190.72	283.38
4	8486.9	3414.6	533.43	0.29	189.97	283.04
5	8389.5	3392.0	524.37	0.27	189.44	282.71
6	8314.6	3373.4	515.73	0.26	188.91	282.41
7	8263.5	3354.2	507.36	0.25	188.44	282.16
8	8223.3	3339.1	499.01	0.24	188.03	281.90
9	8185.3	3332.8	491.01	0.23	187.67	281.62
10	8164.1	3326.7	483.08	0.23	187.32	281.39
11	8144.0	3318.8	475.51	0.22	186.96	281.14
12	8125.5	3313.6	468.03	0.22	186.61	280.90
13	8107.3	3310.0	460.79	0.21	186.27	280.68
14	8081.7	3307.3	453.90	0.21	185.96	280.47
15	8063.0	3304.6	447.18	0.21	185.66	280.29
16	8046.4	3302.2	440.84	0.20	185.36	280.12
17	8032.1	3300.4	433.91	0.20	185.06	279.97
18	8018.7	3299.0	427.58	0.20	184.77	279.81
19	8009.3	3295.3	421.72	0.20	184.49	279.69
20	7993.3	3295.4	415.90	0.20	184.23	279.53
21	7985.3	3295.3	410.34	0.19	183.97	279.41
22	7976.3	3295.4	404.81	0.19	183.71	279.30
23	7968.4	3295.3	397.86	0.18	183.46	279.19
24	7961.9	3295.4	392.56	0.18	183.12	279.09
25	7957.5	3295.3	385.69	0.18	182.89	278.98
Min	7957.5	3295.3	385.69	0.18	182.89	278.98
Reduction Ratio(%)	9.66	6.99	31.98	53.06	4.76	1.83

a : average makespan, b : average flow time, c : average tardiness, d : ratio of tardy jobs, e : average WIP inventory, f : average total inventory

과정을 적용하기 전의 초기 스케줄의 성능 값에 비해 타부서치 과정을 적용한 이후 스케줄의 성능 값의 변화로 표현된다. <Table 5>에서 average makespan의 경우 MOQ/MSPT 조합의 경우가 다른 조합에 비해 가장 성과가 좋은 스케줄을 생성해 준다. MOQ/MSPT 조합에서 타부서치 과정을 적용한 결과 average makespan이 8808.90분에서 7957.53분으로 개선되어 9.66%의 감소율(reduction ratio)을 보여주고 있다. Average flow time 역시 MOQ/MSPT 조합에서 가장 우수한 스케줄이 생성되며 average flow time이 3542.94분에서 3295.33분으로 6.99% 개선됨을 알 수 있다.

<Table 7>은 각 성과 척도에서 가장 큰 감소율을 주는 주문 및 라인 선정 룰의 조합과 그에 따른 해의 개선 정도를 나타내고 있다. Average makespan의 경우 최선해는 MOQ/MSPT 조합에서 얻어지지만 가장 큰 감소율은 MDD/MSPT 조합에서 10.00%로 구해진다. Average flow time의 경우도 최선해는 MOQ/MSPT 조합에서 구해지는 반면 최대 감소율은 CR/MSPT

Table 7. Combinations of order and line selection rules which give maximum reduction ratios and the improvement of schedules

Iteration Number	a (MDD/MSPT)	b (CR/MSPT)	c (SLACK/MSPT)	d (SLACK/MSPT)	e (CR/MSPT)	f (SLACK/MSPT)
1	8988.6	5137.9	856.87	0.41	282.20	331.22
2	8845.1	4954.3	757.24	0.35	272.19	321.92
3	8725.8	4794.4	701.85	0.32	263.40	318.95
4	8644.3	4694.0	661.34	0.29	258.18	315.93
5	8575.3	4598.8	637.78	0.28	253.10	313.90
6	8517.8	4528.8	619.07	0.26	248.84	311.89
7	8464.2	4481.7	585.20	0.25	245.90	310.96
8	8426.6	4421.0	566.95	0.24	243.11	310.26
9	8401.4	4376.7	545.92	0.23	240.62	309.44
10	8377.3	4338.0	532.29	0.23	237.70	308.43
11	8354.4	4303.6	522.67	0.23	235.83	307.82
12	8332.0	4275.3	513.98	0.23	234.26	307.30
13	8311.8	4250.1	506.75	0.22	232.86	306.94
14	8293.7	4227.1	500.10	0.22	231.77	306.51
15	8271.7	4206.9	493.15	0.21	230.69	306.26
16	8249.5	4187.8	487.56	0.21	229.70	305.98
17	8231.7	4169.7	482.23	0.21	228.80	305.71
18	8213.9	4152.1	473.94	0.21	227.93	305.52
19	8196.1	4134.7	468.76	0.20	227.12	305.32
20	8178.7	4112.2	464.14	0.20	226.35	304.90
21	8161.3	4087.6	459.50	0.20	225.64	304.72
22	8145.3	4071.3	455.50	0.19	224.97	304.55
23	8122.5	4059.1	450.70	0.19	224.34	304.45
24	8103.9	4048.2	446.32	0.19	223.76	304.36
25	8089.4	4038.1	442.36	0.19	223.19	304.27
Min	8089.4	4038.1	442.36	0.19	223.19	304.27
Reduction Ratio(%)	10.00	21.40	48.37	53.40	20.91	8.14

Table 8. Schedules according to the order and line selection rules

Candidate Solution	a	b	c	d	e	f
1	8089.4	4025.9	435.76	0.18	225.74	301.98
2	7957.5	3295.3	601.27	0.25	189.56	319.18
3	8120.4	3991.1	442.36	0.19	219.50	304.27
4	8340.7	4038.1	766.00	0.28	223.19	319.08
5	9322.1	4455.8	385.69	0.27	228.91	278.99
6	9262.6	3493.1	661.86	0.26	182.89	293.70
7	9250.4	4528.8	448.49	0.28	234.13	283.70
8	9315.1	4911.1	1034.4	0.42	253.53	314.00
Min	7957.5	3295.3	385.69	0.18	182.89	278.99

Table 9. Reduction ratios according to the order and line selection rules(%)

Candidate Solution	a	b	c	d	e	f
1	10.00	12.19	45.58	53.06	11.49	7.42
2	9.66	6.99	24.13	18.54	5.74	3.97
3	9.13	14.33	48.37	53.40	15.78	8.14
4	8.38	21.40	37.74	43.37	20.91	7.69
5	5.89	12.00	31.98	44.86	10.44	1.83
6	6.17	7.87	24.83	23.08	4.76	2.44
7	6.04	15.13	34.19	50.00	13.60	2.76
8	5.91	19.78	37.45	29.39	18.00	7.43
Max	10.00	21.40	48.37	53.40	20.91	8.14

조합에서 21.40%로 구해진다. 최선의 결과를 주는 주문 및 라인 선정 룰의 조합과 가장 큰 감소율을 주는 주문 및 라인 선정 룰의 조합이 서로 다른 이유는 주문 및 라인 선정 룰의 조합에 따라 초기에 형성되는 스케줄의 성능 값이 서로 다를 수 있기 때문이다. 또한 <Table 6>에서 모든 성과 척도에서 최대 감소율을 주는 라인 선정 룰은 MSPT임을 알 수 있다.

<Table 8>은 각 성과 척도에 대해 주문 및 라인 선정 룰의 조합별로 타부서치 과정을 적용한 스케줄 결과를 보여주고 있다. Average makespan의 경우 9322.12분부터 7957.54분까지의 스케줄 결과를 주고 있다. 이때 가장 좋은 average makespan 값을 주는 스케줄은 MOQ/MSPT를 조합한 스케줄이다. Average flow time의 경우는 4911.11분부터 3295.34분까지 변화하며 MOQ/MSPT 조합에서 가장 좋은 스케줄 결과를 준다. Average WIP inventory 역시 MOQ/MSPT 조합에서 가장 좋은 스케줄 결과를 준다. Average tardiness와 average total inventory의 경우는 MDD/MLL, ratio of tardy jobs는 MDD/MSPT 조합에서 가장 좋은 스케줄 결과를 준다. 특히 average tardiness의 변화폭이 다른 성과 척도에 비해 상대적으로 큰 것을 보여준다. 이와 같이 각 성과 척도에서 가장 좋은 결과를 주는 조합이 일치하지 않음을 알 수 있다.

<Table 9>와 <Figure 5>는 각 성과 척도에 대해 주문 및 라인




Figure 5. Reduction ratios according to the order and line selection rules(%)




Figure 6. Maximum reduction ratios according to the performance measures

선정 룰의 조합별로 해의 개선 정도를 감소율로 나타내고 있다. Average makespan은 5.89%~10.00%, average flow time은 6.99%~21.40%, 그리고 average tardiness는 24.13%~48.37% 등의 감소율을 보이고 있다. 특히 average tardiness와 ratio of tardy jobs의 경우 감소율은 서로 유사한 변화 형태를 보이며 라인 선정 룰보다 주문 선정 룰에 영향을 더 크게 받을 수 있으며 MDD와 SKACK이 MOQ와 CR에 비해 감소율이 상대적으로 우수함을 알 수 있다. Average makespan의 경우는 주문 및 라인 선정 룰에 큰 영향을 받지 않고 전체적으로 평활화된 감소율을 보여줄 수 있다. 또한 average flow time과 average WIP inventory 사이에 감소율이 유사함을 보여주고 있는데 이는 개별 작업장에서 작업물의 흐름시간을 최소화하면 재공재고가 감소한다는 Little's formula의 결과와 일치하는 것을 알 수 있다. <Figure 6>은 성과 척도별 최대 감소율을 보여주고 있다. <Figure 6>에서 average tardiness와 ratio of tardy jobs의 경우 50% 이상의 높은 감소율을 보여줄 수 있다.

<Table 10>~<Table 13>과 <Figure 7>~<Figure 8>은 강화와 다양화를 적용했을 때의 스케줄 결과와 감소율(%) 정도를 나타내고 있다. 실험 결과 강화와 다양화의 적용이 해를 개선시키는 것을 알 수 있으며 특히 강화의 적용이 다양화의 적용에 비해 해의 개선 정도와 감소율의 비율이 더욱 높은 것을 알 수 있다.

Table 10. Schedules with the application of intensification

Candidate Solution	a	b	c	d	e	f
1	7949.4	3908.4	409.94	0.18	223.46	301.62
2	7944.8	3295.3	601.27	0.25	189.56	319.18
3	7945.0	3867.0	404.95	0.19	216.35	302.82
4	8117.9	3917.6	668.33	0.26	217.25	315.65
5	8970.9	4180.2	299.96	0.21	218.69	277.55
6	8891.7	3350.1	548.29	0.22	179.59	290.96
7	8896.0	4209.4	343.04	0.23	221.13	281.37
8	8948.7	4465.5	783.92	0.35	233.37	303.62
Min	7944.8	3295.3	299.96	0.18	179.59	277.55

Table 11. Reduction ratios with the application of intensification(%)

Candidate Solution	a	b	c	d	e	f
1	1.73	2.92	5.92	1.09	1.01	0.12
2	0.16	0.00	0.00	0.00	0.00	0.00
3	2.16	3.11	8.46	2.08	1.43	0.47
4	2.67	2.99	12.75	7.80	2.66	1.08
5	3.77	6.18	22.23	20.15	4.46	0.51
6	4.00	4.09	17.16	14.62	1.81	0.93
7	3.83	7.05	23.51	17.39	5.55	0.82
8	3.93	9.07	24.22	16.75	7.95	3.31
Max	4.00	9.07	24.22	20.15	7.95	3.31

Table 12. Schedules with the application of diversification

Candidate Solution	a	b	c	d	e	f
1	8039.3	4017.6	429.53	0.18	225.74	301.98
2	7957.5	3290.2	598.95	0.25	188.46	319.18
3	8070.1	3970.4	439.05	0.19	219.18	304.20
4	8183.7	3978.9	724.05	0.27	220.52	317.49
5	9001.4	4257.1	334.30	0.23	222.28	278.75
6	9014.1	3433.1	588.36	0.25	181.50	291.58
7	8956.2	4278.2	391.04	0.24	225.47	282.96
8	9026.2	4567.6	824.05	0.38	239.77	307.94
Min	7957.5	3290.2	334.30	0.18	181.50	278.75

Table 13. Reduction ratios with the application of diversification(%)

Candidate Solution	a	b	c	d	e	f
1	0.62	0.21	1.43	0.00	0.00	0.00
2	0.00	0.16	0.39	0.00	0.58	0.00
3	0.62	0.52	0.75	0.00	0.15	0.02
4	1.88	1.47	5.48	3.55	1.20	0.50
5	3.44	4.46	13.32	12.69	2.90	0.08
6	2.68	1.72	11.11	3.85	0.76	0.72
7	3.18	5.53	12.81	12.32	3.70	0.26
8	3.10	6.99	20.34	9.57	5.43	1.93
Max	3.44	6.99	20.34	12.69	5.43	1.93




Figure 7. Reduction ratios with the application of intensification(%)




Figure 8. Reduction ratios with the application of diversification(%)

이는 본 논문에서 다루는 문제의 경우 특정 주문에 대해 상대적으로 유리한 라인이 존재하기 때문인 것으로 추정된다. 한편 이러한 tables와 figures에서 강화와 다양화가 해의 개선과 감소율의 증가에 공헌을 하지만 공헌의 정도는 강화와 다양화 적용 이전의 탐색과정의 효과보다는 작다는 것을 알 수 있다.

6. 결론

본 논문에서는 LCD 제조공정 중 모듈 라인의 생산계획 부문의 현장 스케줄링을 위한 다중 스테이지 메타휴리스틱 스케줄링 알고리즘을 제시하고 그 적용 효과를 보였다. LCD 모듈 라인은 CP, OLB, Assembly, 그리고 Aging and Packing 등 인라인으로 이루어진 세부공정으로 구성되며 각 세부공정은 서로 다른 성능을 지닌 복수개의 라인으로 구성되어 있다. 각 제품은 사이즈에 따라 서로 다른 라인에서 가공되며 사이즈 군별로 복수개의 라인이 있어 모듈 공정의 생산계획 과정은 현장의 복잡한 상황을 반영해서 수립되어야 한다.

본 논문에서는 생산계획 수립을 위하여 현장 상황의 제약 조건들에 대한 수리적 모델링을 통하여 최적 스케줄을 구할 수 있는 모델링 과정을 수행하였으며 보다 실용적인 결과를 위하여 타부서치 기법을 도입한 MSMST 알고리즘을 제시하고 실험을 통하여 그 적용 효과를 보였다. 실험 결과 average flow time 등

모든 성과 척도에서 MSMST 알고리즘이 우수한 스케줄을 생성함을 알 수 있었으며 특히 average tardiness와 ratio of tardy jobs에서 50%가 넘는 높은 감소율을 보였다.

본 논문에서 개발한 MSMST 알고리즘은 LCD와 그 공정 과정이 유사한 OLED 및 Solar Cell 공정 등에도 적용이 가능하다. 본 연구는 세부공정을 구성하는 단위공정들을 묶어 전체적으로 하나의 세부공정으로 취급했으며, 각 세부공정 간의 연결 부분인 버퍼를 고려하지 않았다는 한계점을 지니고 있다. 추후 과제로는 버퍼를 포함하는 전체적인 공정에 대한 알고리즘을 개발하는 것과 MSMST 알고리즘을 현장에 적용할 때 연계되어 지원되어야 할 실시간 디스패칭 알고리즘을 개발하는 것을 들 수 있다. 또한 LCD 및 타 디스플레이 공정뿐만 아니라 소성가공 공정 등 보다 다양한 공정에 적용할 수 있는 강력한 알고리즘을 개발하는 것은 추후 과제로 남겨둔다.

참고문헌

- Akcali, E. and Uzsoy, R. (2000), A Sequential Solution Methodology for Capacity Allocation and lot Scheduling Problems for Photolithography, *Electronics Manufacturing Technology Symposium (Twenty-Sixth IEEE/CPMT International)*, 374-381.
- Chung, J. and Jang, J. (2009), The WIP Balancing Procedure Increasing Throughput for Semiconductor Fabrication, *IEEE Transactions on Semiconductor Manufacturing*, **22**(3), 381-390
- Gartland, K., Godding, G., Hodges, B., Muzumbar, N., Hohkibara, S., Kono, S., Honma, M., and Inoue, G. (2000), Scheduler/dispatcher user requirements, International SEMATECH, Technology Transfer # 00063966A-TR.
- Gendreau, M. (2002), An introduction to tabu search, In *Handbook of Metaheuristics*, Kluwer, 37-54.
- Glover, F. W. and Laguna, M. (1998), *Tabu Search*, Kluwer Academic Publishers.
- Ho, Y. C. and Su, T. S. (2010), "The Machine Layout Within a TFT-LCD Bay with an In-line Stocker System and an RGV System," *Computers and Industrial Engineering (CIE)*, 2010 40th International Conference on, 1-6.
- Jang, J., Suh, J., and Ferreira, P. (2001a), An AGV Routing Policy Reflecting the Current and Future State of Semiconductor and LCD Production Lines, *International Journal of Production Research*, **39**(17), 3901-3921.
- Jeong, B., Sim, S. B., Jeong, H. S., and Kim, S. W. (2002), "An Available-to-Promise System for TFT LCD Manufacturing in Supply Chain," *Computers and Industrial Engineering*, **43**(1-2), 191-212.
- Koo, P.-H., Jang, J., and Suh, J. (2005), Vehicle Dispatching for Highly Loaded Semiconductor Production Considering Bottleneck Machines First, *International Journal of Flexible Manufacturing Systems*, **17**(1), 23-38.
- Lee, Y. H., Park, J., and Kim, S. (2002), Experimental Study on Input and Bottleneck Scheduling for a Semiconductor Fabrication Line, *IIE Transactions*, **34**, 179-190.
- Leu, J. D., Huang, L. T., and Chen, C. Y. (2010), "A MRP-II Based Planning Method for the TFT-LCD Manufacturing," *Computers and Industrial Engineering (CIE)*, 2010 40th International Conference on, 1-8.
- Liao, D. Y., Chang, S. C., Pei, K. W., and Chang, C. M. (1996), Daily Scheduling for R&D Semiconductor Fabrication, *IEEE Transactions on Semiconductor Manufacturing*, **9**(4), 550-561.
- Lin, J. T., Chen, T. L., and Lin, Y. T. (2006), "A Hierarchical Planning and Scheduling Framework for TFT-LCD Production Chain," *Service Operations and Logistics, and Informatics*, 2006. SOLI '06. IEEE International Conference on, 711-716.
- Lu, S. C. H., Ramaswamy, D., and Kumar, P. R. (1994), Efficient Scheduling Policies to Reduce Mean and Variance of Cycle-Time in Semiconductor Manufacturing Plants, *IEEE Transactions on Semiconductor Manufacturing*, **7**(3), 374-388.
- Pai, P. F., Lee, C. E., and Su, T. H. (2004), A Daily Production Model for Wafer Fabrication, *International Journal of Advanced Manufacturing Technology*, **23**, 58-63.
- Park, B. C., Choi, B. K., Park, E. S., Kim, B. H., and Lee, J. H. (2008), "Simulation Based Planning and Scheduling System for TFT-LCD Fab," *Proceedings of the 2008 Winter Simulation Conference*, Miami, FL, TX, 2271-2276.
- Pinedo, M. L. (2008), *Scheduling : Theory, Algorithms, and Systems*, 3rd Edition, Springer.
- Shen, Y. and Leachman, R. C. (2003), Stochastic Wafer Fabrication Scheduling, *IEEE Transactions on Semiconductor Manufacturing*, **16**(1), 2-14.
- Suh, J., Jang, J., and Koo, P. H. (2003), Development of a Look-ahead AGV Controller for a Clean Bay Operation, *International Journal of Industrial Engineering*, **10**(4), 547-554.
- Talbi, E.-G. (2009), *Metaheuristics : From Design to Implementation*, Wiley.
- Tsai, K. and Wang, S. (2009), "Multi-Site Available-to-Promise Modeling for Assemble-to-order Manufacturing : An Illustration on TFT-LCD Manufacturing," *International Journal of Production Economics*, **117**(1), 174-184.
- Uzsoy, R., Lee, C. Y., and Martin-vega, A. L. (1992), A Review of Production Planning and Scheduling Models in the Semiconductor Industry Part 1 : System Characteristics, Performance Evaluation and Production Planning, *IIE Transactions*, **24**(4), 47-60.
- Uzsoy, R., Lee, C., and Martin-Vega, L. A. (1994), A Review of Production Planning and Scheduling Models in the Semiconductor Industry part II : Shop-Floor Control, *IIE transactions*, **26**(5), 44-55.
- Vargas-Vilamil, F. D., Rivera, D. E., and Kempf, K. G. (2003), A Hierarchical Approach to Production Control of Reentrant Semiconductor Manufacturing Lines, *IEEE Transactions on control systems technology*, **11**(4), 578-87.