

# Si 종형 Hall 소자의 자기감도 개선

류지구<sup>1,+</sup> · 김남호<sup>2</sup> · 정수태<sup>1</sup>

## Magnetic Sensitivity Improvement of Silicon Vertical Hall Device

Ji-Goo Ryu<sup>1,+</sup>, Nam-Ho Kim<sup>2</sup>, and Su-Tae Chung<sup>1</sup>

### Abstract

The silicon vertical hall devices are fabricated using a modified bipolar process. It consists of the thin p-layer at Si-SiO<sub>2</sub> interface and n-epi layer without n<sup>+</sup>-buried layer to improve the sensitivity and influence of interface effects. Experimental samples are a sensor type I with and type H without p-isolation dam adjacent to the center current electrode. The experimental results for both type show a more high current-related sensitivity than the former's vertical hall devices. The sensitivity of type H and type I are about 150 V/AT and 340 V/AT, respectively. This sensor's behavior can be explained by the similar J-FET model.

**Keywords :** Vertical Hall Device, n<sup>+</sup>-buried Layer, Thin p-layer, p<sup>+</sup> Isolation Dam

### 1. 서 론

최근 자동차 산업 시스템의 발전과 더불어 화학적, 물리적량을 전기적 신호로 변환하는 각종 반도체센서의 연구가 활발히 진행되고 있다[1].

그중에서 반도체 자기센서는 Hall효과, 자기저항 효과 등을 이용하여 자기장을 유용한 전기적 신호로 변환하는 소자로써 회전체의 각도와 기울기 검출, 근접스위치, 위치검출, 전류검출 및 자속밀도의 절대치 검출 등에 유용하게 응용된다[2-4].

현재 많이 연구되고 있는 자기센서로는 Hall소자, 자기트랜지스터, fluxgate센서, GMR센서, magnetoelectric센서 및 집적화 자기센서 등으로 분류된다[5-7].

근래 집적화로 기술발전으로 신호처리회로를 센서와 함께 내장한 다기능집적화 센서(smart sensor)연구에 관심을 갖고 있다[8-10]. 특히 3차원 Hall자기센서가 여기에 포함되는 구조인데, 이들 구조는 chip에 대해서 수직인 자기장을 검출하는 횡형(lateral hall device)과 수평인 자기장을 검출하는 종형(vertical hall device)로 구성되고 있으며, 이 중 종형 Hall소자는 횡형보다 자기감도가 낮은 단점이 있어 자기감도향상이 필요하다[11-14].


종형 Hall소자의 자기감도 면에서 제조기술을 비교할 때 얇은 n-well을 이용하는 CMOS기술보다 깊은 n-epi층을 이용하는 bipolar기술이 유리하다.

본 연구에서는 종형 Hall소자의 자기감도향상과 안정한 동작을 위해서 종래 종형 Hall소자의 구조[8, 15-16]에 포함된 n<sup>+</sup>-buried층을 제거(전류경로 L을 증가시킴)하고, 능동부 Si-SiO<sub>2</sub>계면 효과[17, 18]를 줄이기 위한 방법으로 thin P-layer를 설치한 소자를 샘플로 하였다.

특히 중앙전류전극 부근에 p<sup>+</sup>확산분리막을 설치한 경우(type I)와 설치하지 않은(type H)경우 소자의 자기적 특성을 비교 조사하였다.

### 2. 종형 Hall 소자의 구조와 동작

Fig. 1은 제안한 종형 Hall소자의 구조를 나타낸 것이다.



<sup>1</sup> 부경대학교 전자공학과(Department of Electronics Eng., Pukyong National University)

<sup>2</sup> 부경대학교 제어계측공학과(Department of Control & Instrumentation Eng., Pukyong National University)

<sup>+</sup>Corresponding author: ryujg@pknu.ac.kr

(Received : May. 25, 2011, Accepted: Jul. 14, 2011)




Fig. 1. Structure of the vertical hall devices.

Fig. 1 (a), (b)는 평면도이며, Fig. 1 (c)는 단면도이다.

이 구조는 Fig. 1 (c)에서 알 수 있듯이 chip표면에 수평한 자기장 B가 인가되면 중앙전류전극 부근의 Hall전극으로 Hall전압이 검출된다. 구동전류  $I_{sup}$  경로는 양단전류전극으로 유입된 전류가 n-epi층을 경유하여 중앙전류전극으로 유출되는 구조이다. 양단전류전극이 Hall전극에 대해서 대칭으로 설계된 것은 chip표면에 수직인 자기장이 존재할 경우 횡 방향 전류성분에 의한 Hall전압을 상쇄하기 위한 것이다.

Hall전압을 발생시키는 능동영역은 중앙전류전극 하부인데 이영역의 기하학적구조에 따라 Hall전압은 다르게 나타난다. 능동부 전류경로길이(중앙전류전극 직하방향 전류경로) L, 폭 W, 두께 t, 구동전류 I 그리고 Hall계수를  $R_H$ 라 하면 Hall전압  $V_H$ 는 다음과 같이 표시된다[5].

$$V_H = 0.74 \frac{R_H L I B}{W t} \quad [V] \quad (1)$$

이 소자의 자기감도를 증가시키는 방법은 식(1)에서 알 수 있듯이 전류경로길이 L을 증가시키거나, 폭 W 및 두께 t를 줄이는 방법이 될 수 있다.

길이 L을 증가시키는 방법으로 종래의 소자에 있는 n+buried층을 제거함으로써 가능하다. 또한 Fig. 1 (b)와 같이 p+확산분리대를 중앙전류전극 부근에 설치함으로써 두께 t를 줄일 수 있으며, 그리고 p+확산분리층에 역바이어스  $V_r$ 를 인가하면 자기감도조정도 가능하다. 따라서 본 연구에서는 이러한 점을 감안하여 자기감도개선의 방안으로 채택한 것이다.

### 3. 종형 Hall 소자의 제조

능동부 Si-SiO<sub>2</sub>계면효과를 줄이기 위하여 thin P-layer공정을 표준 bipolar공정에 새로이 삽입하게 되므로 소자의 제조는 수정된 bipolar기술을 이용하는 셈이 된다.

이 thin P-layer공정은 emitter공정 후에 실행함으로써 thin P-layer 깊이를 n+emitter 깊이보다 작게 되도록 할 수 있다.

소자의 제조에 사용된 wafer는 P형 Si으로 결정면은[111], 비저항 1.5 Ω·cm ~ 3 Ω·cm, n-epi층 두께는 17.0 μm, n-epi층 비저항은 6.0 Ω·cm이다.

설계 시 중앙전류전극 및 Hall전극의 크기는 10×10 μm<sup>2</sup>로 하고 간격은 10 μm로 하였다. 한편 양단전류전극 크기는 10×15 μm<sup>2</sup>이다.

Fig. 2는 제조된 종형 Hall소자의 현미경 사진이다.




Fig. 2. Photomicrograph of vertical hall devices.

### 4. 실험결과 및 고찰

종형 Hall소자의 자기적 특성은 Fig. 1 (c)와 같이 결선하여 측정하였다. 일반적으로 자기센서는 자기감도가 높고 offset전압이 작은 것이 바람직하다.

Hall소자에서 자기감도는 전류상대자기감도, 절대자기감도로 표현하여 평가하고 있다[5]. 종형 Hall소자의 전류상대자기감도  $S_H$ 를 다음 식으로 표현하면

$$S_H = \frac{1}{I} \left| \frac{\partial V_H}{\partial B} \right| \quad [V/AT] \quad (2)$$

이다. 따라서 식 (1), (2)에서 전류상대자기감도  $S_H$ 는

$$S_H = 0.74 \frac{R_H L}{W t} \quad [V/AT] \quad (3)$$

로 나타낼 수 있다.




Fig. 3. Dependence of sensitivity on supply current (thin P-layer none).

Fig. 3은 Si-SiO<sub>2</sub>계면에 thin P-layer를 설치하지 않은 경우 type H와 type I 소자를 역방향 bias  $V_r=0$ 일 때, 공급전류

$I_{sup}$ 에 대한 자기감도를 나타낸 것이다.

type H의 자기감도는 공급전류 1.0 mA부근까지 점차 증가하다가 그 이후부터 감소한다. 반면 type I는 공급전류 0.32 mA부근에서 최대자기감도를 보이며 그 이후는 type H와는 달리 급격히 감소하는 특성을 보이고 있다.

최대 자기감도를 나타내는 공급전류 값이 서로 차이가 있는 것은 Fig. 1(a),(b)에서 알 수 있는 바와 같이 type I는 type H와 달리 중앙전류전극 부근에 p+확산분리층을 설치한 영향이라 생각된다. 공급전류가 증가하면 p+확산분리층 및 댐과 중앙전류전극 n+emitter 사이에 역 bias가 증가된다. 이때 depletion층이 넓어져 두께  $t$ 를 감소시키므로 type I가 type H보다 자기감도  $S_H$  증가율이 크게 된다는 것을 알 수 있다.

Fig. 4(a),(b)는 Si-SiO<sub>2</sub>계면에 계면효과를 줄이기 위해서 thin P-layer를 설치한 type H와, type I소자의 자기적 특성인데, 역 bias  $V_r$  및 공급전류에 대한 자기감도를 나타내었다. 이들은 Fig. 3의 thin P-layer가 없는 소자들에 비하여 모두 높은 자기감도를 보이고 있다.




Fig. 4. Dependence of sensitivity on supply current.

type H, type I 모두 자기감도  $S_H$ 는 일정한 역 bias  $V_r$ 일 때 공급전류의 증가에 따라 거의 선형적으로 증가하며, 최대자기감도 공급 전류값 이후는 급격히 감소하고 있다. type H는 p+확산분리층이 없는 소자인데 최대자기감도를 나타내는 공급전류값은  $V_r=0V, -1V, -2V$ 일 때 각각 0.52 mA, 0.41 mA, 0.38 mA이며 그때의 자기감도  $S_H$ 는 각각 153 V/AT, 152 V/AT, 151 V/AT이다.

type I는 p+확산분리층을 설치한 소자이며, 최대자기감도를 나타내는 공급전류값은  $V_r=0V, -1V, -2V$ 일 때 각각 0.35 mA, 0.26 mA, 0.2 mA이고, 자기감도  $S_H$ 는 각각 315 V/AT, 325 V/AT, 340 V/AT이다. 이들 자기감도의 크기는 종래 중형 Hall소자[8, 15-16]의 자기감도 47 V/AT, 60 V/AT, 74 V/AT에 비하여 type H의 경우는 약 2배, type I는 5배 정도 크므로 자기감도 개선 효과를 나타낸 셈이다.

역 bias  $V_r$  증가에 따라 type H소자의 최대자기감도는 약간 감소하나 type I소자는 증가하는 특성을 보이고 있으며 최대자기감도를 나타내는 공급전류값은 감소하였다.

이러한 자기감도  $S_H$ 의 공급전류의존성, 역 bias  $V_r$ , thin P-layer 및 p+확산분리층의 영향을 Fig. 5와 Fig. 6에서 설명할 수 있다.

Fig. 5는 중앙전류전극 하부의 능동부 동작을 나타내는 그림이다. 공급전류는 양단전류전극에서 능동부 영역을 경유하여 중앙전류전극으로 공급되고, 능동부 양면에 p+확산분리층, thin P-layer 및 dam이 있는 셈이므로 junction field-effect transistor(J-FET)와 유사한 구조라 볼 수 있다.




Fig. 5. Active region operation under center current electrode.

일정한 역 bias  $V_r$ 일 때 공급전류에 따라 자기감도  $S_H$ 가 증가하는 것은 Fig. 3에서 설명하는 바와 같이 공급전류가 증가할 때 n+중앙전류전극과 p+확산분리층 및 댐 사이에 역 bias가 된다. 즉 Fig. 5에서와 같이 pn접합 depletion층이 넓어져 두께  $t$ 를 감소시킨 탓이라 생각한다. 이때, type I가 type H보다 자기감도가 높은 것은 p+확산분리층 영향으로 그 효과가 더욱 상승했기 때문이다. 그리고 thin P-layer가 없는 Fig. 3의 소자보다 thin P-layer가 있는 Fig. 4 소자의 자기감도가 높은 것도

thin P-layer층이 두께  $t$ 를 줄이는데 기여한 효과가 현저하기 때문이라 생각한다.

Fig. 3, 4에서 최대자기감도를 나타낸 후 자기감도저하 현상은 공급전류가 최대자기감도 공급전류값을 넘어 계속 증가하므로 depletion층 폭이 더욱 넓어져 두께  $t$ 가 거의 0이 되는 pinch off 현상 탓이라 생각된다[12]. 즉 pinch off가 되면 n+중양전류전극 하부 능동부 영역의 전류경로 길이  $L$ 을 감소시키기 때문이다.




Fig. 6. Supply current vs supply voltage.

Fig. 6은 대표적인 type I의 전압-전류 특성을 나타낸 것으로 pinch off 현상을 설명할 수 있다.  $V_r=0$  V,  $-1$  V,  $-2$  V일 때 공급전압증가에 따라 pinch off가 일어나는 공급전류값은 각각 0.35 mA, 0.26 mA, 0.2 mA이다. 이 전류는 Fig. 4 (b)에서 최대자기감도를 나타내는 공급전류값임을 설명해 주는 것이므로 최대자기감도는 pinch off 동작점 부근에서 발생한다고 할 수 있다.

pinch off 이후 공급전류는 breakdown현상에 의한 전류이므로, 역 bias  $V_r$ 에 의존하지 않고 증가하고 있다. 이 경우 공급전류는 증가하나, 능동부의 depletion층의 확장에 의한 전류경로  $L$ 가 더욱 감소하므로 자기감도는 저하된다고 볼 수 있다.




Fig. 7. Absolute sensitivity vs supply current.

Fig. 7은 대표적 type I소자에서 공급전류에 대한 절대자기감도를 나타낸 것이다. 이 그림은 Fig. 4 (b)에서 plot한 것이다.

일정한 공급전류가 증가함에 따라 절대 자기감도는 증가하고 있다. 역 bias  $V_r=0$  V,  $-1$  V,  $-2$  V일 때, 절대감도는 각각 110 mV/T, 90 mV/T, 70 mV/T이며, 감도 변곡점이 발생하는 공급전류값은 각각 0.35 mA, 0.26 mA, 0.2 mA이다. 이 공급전류값 이후 절대자기감도는 증가하나 Fig. 4 (b)에서 알 수 있는 바와 같이 전류상대자기감도는 급격히 감소하므로 소자 사용시 이 공급전류 이상의 구동은 큰 의미가 없다고 생각한다.

Fig. 8은  $I_{sup}=0.2$  mA일 때 대표적 type H소자의 역 bias  $V_r$ 에 대한 자기감도 특성을 나타낸 것이다. 자기감도  $S_H$ 는 역 bias  $V_r$ 증가에 따라  $V_r=-3.4$  V까지는 거의 선형적으로 증가하고 있으며, 그 이후는 자기감도  $S_H$ 가 감소하고 있다.




Fig. 8. Sensitivity vs reverse bias voltage.

최대감도를 나타내는  $V_r=-3.4$  V는  $I_{sup}=0.2$  mA일 때 pinch off전압을 의미하는 것으로 생각된다. 따라서 감도조정용 중형 Hall소자 사용시에는 최대자기감도를 나타내는 역 bias  $V_r$ 값이 크게 되도록 동작조건을 설정하는 것이 유리하다.




Fig. 9. Offset voltage vs supply current.

Fig. 9는 대표적 type H소자의 offset전압특성을 나타낸 것이다. 자기센서로써는 offset전압이 작은 것이 바람직하다.

Hall소자에서 offset전압발생은 제조공정시 마스크정렬, packaging 등에 의한 piezo-resistance효과, 온도 및 aging 등에 따라 변하므로 예측하기 어렵다[19].

Fig. 9에서 공급전류의 증가에 따라 offset전압은 점차 증가

하다가 0.8 mA이후는 오히려 감소하고 있으며 역 bias  $V_r$ 의 의존성도 거의 보이지 않았다. 공급전류 0.8 mA이상의 전류일 때 offset 전압 감소가 나타나는데 이 현상은 이 전류값이 Fig. 4 (a), (b)에서 알 수 있는 바와 같이 pinch off 이상의 전류범위에 속하므로 소자내부 발열을 일으킨 탓으로 생각된다.

소자내부 온도가 상승하면 내부저항이 감소하게 된다. 이 소자들은 정전류 구동이므로 내부저항 감소는 상대적으로 공급전압의 감소를 일으켜서 offset 전압이 떨어지는 것으로 판단된다.

## 5. 결론

Chip 표면에 수평한 자기장을 검출하는 종형 Hall소자의 안정적 동작 및 자기감도개선을 위해 종래의 구조에서 n+buried layer 제거 및 Si-SiO<sub>2</sub>계면에 thin P-layer를 설치하고, 또한 p+확산분리층을 설치한 소자(type I)와 설치하지 않은 소자(type H)의 자기적 특성을 조사하였다.

자기감도는 종래 종형 Hall소자의 자기감도  $V_r = -5.0$  V일 때 60 V/AT ~70 V/AT인데 비하여 type H의 경우는  $V_r = -2.0$  V일 때 150 V/AT, type I는  $V_r = -2.0$  V일 때 340 V/AT로 높게 나타났다. 이는 제안한 구조가 자기감도 개선에 크게 기여함을 알 수 있다.

자기감도의 공급전류 의존성, 역 bias  $V_r$ , thin P-layer 및 p+확산분리층의 영향을 유사 J-FET모델로 설명이 가능하였다.

## 감사의 글

이 논문은 2009학년도 부경대학교의 지원을 받아 수행된 연구임(PK-2009-61)

## REFERENCES

- [1] H.Baltes, "Future of IC microtransducer", *Sensors and Actuators*, A56, pp. 179-192, 1996.
- [2] E.H.Hall, "On a new action of the magnet on electric current", *Am. J. Math.*, 2, pp. 287-292, 1897.
- [3] A.C.Beer, *Galvano magnetic effects in semiconductor*, Academic press, New York, 1963.
- [4] S.Kordis, "Integrated silicon magnetic field sensor", *Sensors and Actuators*, 10, pp. 347-378, 1986.
- [5] H.Baltes and R.Popvic. "Integrated semiconductor magnetic field sensors", *Proceedings of the IEEE*, vol. 74, no. 8, pp. 1107-1132, 1986.
- [6] P.Ripka and M.Jansok. "Advances in magnetic field sensors", *IEEE Sensors Journal*, vol. 10, no. 6, pp. 1108-1116, 2010.
- [7] J.Lenz and A.S.Edelstein "Magnetic sensor and theirs applications", *IEEE Sensors Journal*, vol. 6, no. 3, pp. 631-649, 2006.
- [8] K.maenaka, M.tsukahara, and T.Nakamura, "Monolithic silicon magnetic compass.", *Sensors and Actuators*, A21-A23, pp. 747-750, 1990.
- [9] Ch.s.Roumein and D.I.Nikolov, "Five-contact sililicon structure based integrated 3D hall sensor.", *Electronics Letters*, vol. 39, no. 23, 2003.
- [10] S.Reymond, P.Kejik, and R.S.Popvic, "True 2D COMS integrated hall sensor.", *IEEE Sensors Conference*, pp. 860-863, 2007.
- [11] R.S.Popvic, "The vertical hall-effect device.", *IEEE Electron Device Letters*, vol. EDL-5, no. 9, pp. 357-358, 1984.
- [12] T.Nakamura and K.Maenaka, "Integrated magnetic sensors.", *Sensor and Actuators*, A21-A23, pp. 762-769, 1990.
- [13] Lj.Ristic and M.poranjape, "Hall devices for multidimensional sensing of magnetic field.", *Sensors and Materials*. A5, pp. 301-306, 1994.
- [14] J.pascal etal, "Intrinsic limits of the sensitivity of CMOS integrated vertical hall devices." *Sensors and Actuators*, A52, pp. 21-28, 2009.
- [15] J.G.Ryu and S.G.Choi, "Fabrication and characterization of silicon vertical hall devices.", *IEEK*, vol. 29A, no. 3, pp. 72-78, 1992.
- [16] J.G.Ryu and N.H.Kim, "Noise and operating properties of Si vertical hall device.", *KIMICS*, vol. 12, no. 10, pp. 1890-1896, 2008.
- [17] "Improved hall device find new uses." *Electron weekly*. no. 29, pp. 59-61, 1985.
- [18] U.Falk and R.S.Popvic, "Vertical hall-effect devices with suppressed junction field effects.", *The 7th International Conference on Solid-state Sensors and Actuators*, pp. 902-903, 1987.
- [19] J.MVandenboom and S.Kordic "Offset reduction in Hall plate", *Simulation and Experiments, Sensor and Actuator*, vol. 18, pp. 179-193, 1989.



류 지 구(Ji-Goo Ryu)

- 1992년 영남대학교 대학원 전자공학과 (공학 박사)
- 1979년 3월~현재 부경대학교 공과대학 전자공학과 교수
- 1989년 1월~1990년 1월 일본 도요하시 기술과학대학 반도체 group 객원연구원
- 관심분야: 반도체 센서 및 집적화



김 남 호(Nam-Ho Kim)

- 1992년 3월~현재 부경대학교 공과대학 제어계측공학과 교수
- 관심분야 : 영상처리, 통신시스템, 적응필터와 웨이브렛을 이용한 잡음제거 및 신호복원



정 수 태(Su-Tae Chung)

- 1984년 경북대학교 전자공학과(공학박사)
- 1978~현재 부경대학교 전자공학과 교수
- 관심분야: 반도체 및 전자재료