개선된 DWA 구조를 갖는 3차 3-비트 SC Sigma-Delta Modulator

A $3^{rd}$ order 3-bit Sigma-Delta Modulator with Improved DWA Structure

  • 김동균 (전북대학교 전자정보공학부) ;
  • 조성익 (전북대학교 전자정보공학부)
  • Kim, Dong-Gyun (Division of Electronics and Information Engineering, Chonbuk University) ;
  • Cho, Seong-Ik (Division of Electronics and Information Engineering, Chonbuk University)
  • 투고 : 2010.10.29
  • 심사 : 2011.04.14
  • 발행 : 2011.05.25

초록

DEM(Dynamic Element Matching) 기법중의 하나인 DWA(Data Weighted Averaging)는 멀티비트 Sigma-Delta Modulator에서 피드백 DAC의 단위요소 커패시터 부정합으로 인한 비선형성을 제거하기 위하여 널리 이용된다. 본 논문에서는 기존 DWA 구조에서 적용된 클록 타이밍을 조정하여 양자화기 데이터 코드 출력을 Latch 하는 $2^n$ Register 블록을 $2^n$ S-R latch 블록으로 대체하여 MOS Tr.를 줄임과 더불어 여분의 클록을 제거하였고, n-bit 데이터 코드를 지연시키기 위해 사용되는 2개의 n-비트 Register 블록을 1개의 n-비트 Register 블록으로 감소시켰다. 개선된 DWA 구조를 이용하여 3차 3-비트 SC(Switched Capacitor) Sigma-Delta Modulator를 설계한 후, 입력 주파수 20kHz, 샘플링 주파수 2.56MHz에서 0.1% DAC 단위 요소 커패시터 부정합을 갖도록 하여 시뮬레이션 한 결과 기존의 구조와 동일한 해상도를 얻을 수 있었고, 222개의 MOS Tr. 수를 줄일 수 있었다.

In multibit Sigma-Delta Modulator, one of the DEM(Dynamic Element Matching) techniques which is DWA(Data Weighted Averaging) is widely used to get rid of non-linearity caused by mismatching of capacitor that is unit element of feedback DAC. In this paper, by adjusting clock timing used in existing DWA architecture, 2n Register block used for output was replaced with 2n S-R latch block. As a result of this, MOS Tr. can be reduced and extra clock can also be removed. Moreover, two n-bit Register block used to delay n-bit data code is decreased to one n-bit Register. After designing the 3rd 3-bit SC(Switched Capacitor) Sigma-Delta Modulator by using the proposed DWA architecture, 0.1% of mismatching into unit element in input frequency 20 kHz and sampling frequency 2.56 MHz. As a consequence of the simulation, It was able to get the same resolution as the existing architecture and was able to reduce the number of MOS Tr. by 222.

키워드

참고문헌

  1. B. W. Cho, P. Choi, J. R. Choi, D. H. Kwon, B. K. Sohn, "A Second-Order Sigma-Delta Modulator with a Gain Scaling of ADC and a Simple Multibit DAC", IEICE Trans. Fundamentals, Vol. E83-A, no.6, Jun. 2000
  2. I. Galton, "Delta-Sigma Data Conversion in Wireless Transceivers," IEEE Transactions on Microwave Theory and Techniques, vol. 50, no. 1, pp.302-316, Jan. 2002 https://doi.org/10.1109/22.981283
  3. R. K. Henderson and O. J. A. P. Nys, "Dynamic Element Matching Techniques with Arbitrary Noise Shaping Function," in Proc. ISCAS '96, Atlanta, vol. 1. pp. 293-296, May. 1996
  4. E. Fogleman and Ian Galton, "A Dynamic Element Matching Technique for Reduced- Distortion Multibit Quantization in Delta-Sigma ADCs," IEEE Transactions on Circuits and Systems, vol. 48, no. 2, pp. 158-170 Feb. 2001 https://doi.org/10.1109/82.917784
  5. 김선홍, 최석우, 조성익, 김동용, "Data Weighted Averaging을 이용한 3차 멀티비트 Sigma-Delta 변조기," 전자공학회논문지, 제41권, 제9호, 107-114쪽, 2004년
  6. F. Chen, and B. Leung, "A High Resolution Multiblt Sigma-Delta Modulator with Individual Level Averaging," IEEE J. Solid-State Circuits, vol. SC-30, pp. 453-460, Apr. 1995