

논문 2011-48SD-4-2

고속 영상 유사도 분석을 위한 효율적 하드웨어 구조

(Efficient Hardware Architecture for Fast Image Similarity Calculation)

권 순*, 이 충 희**, 이 중 훈**, 문 병 인***, 이 용 환****

(Soon Kwon, Chung-Hee Lee, Jong-Hun Lee, Byungin Moon, and Yong-Hwan Lee)

요 약

정규상호상관 기반의 이미지 유사도 비교방법은 조명차 등에 강인한 특성이 있어 널리 사용되어 왔으나, 비효율적인 연산구조로 인해 실시간 연산을 요구하는 임베디드 시스템과 같은 응용분야에서는 적용하는 데 한계가 있었다. 본 논문에서는 효율적 연산방법을 통해 실시간 이미지 유사도 비교가 가능한 정규상호상관 기반의 하드웨어 연산구조를 제안한다. 제안된 구조는 적분이미지 기반의 윈도우 연산 방법을 사용하여 정규상호상관 함수의 윈도우 영역의 합 연산과정을 효율적으로 처리한다. 이를 위해 화소 입력과 동시에 적분이미지 생성이 가능한 구조와 메모리 효율적인 부분화 적분이미지 방법을 적용하여 적분이미지 생성과정에서의 부담을 최소화 한다.

Abstract

Due to its robustness to illumination change, normalized cross-correlation based similarity measurement is widely used in many machine vision applications. However, its inefficient computation structure is not adequate for real-time embedded vision system. In this paper, we present an efficient hardware architecture based on a normalized cross correlation (NCC) for fast image similarity measure. The proposed architecture simplifies window-sum process of the NCC using the integral-image. Relieving the overhead to constructing integral image, we make it possible to process integral image construction at the same time that pixel sequences are inputted. Also the proposed segmented integral image method can reduce the buffer size for storing integral image data.

Keywords : Similarity measure, Normalized Cross Correlation, Box-filtering, Segmented integral image

I. 서 론

컴퓨터 비전 분야에서 패턴인식, 템플릿 매칭, 스테레오 매칭 및 객체 추적 등 이미지간의 유사도 정보를 필요로 하는 응용 시스템에서는 다양한 유사도 분석 알고

리즘들이 사용되고 있다^[1-2]. 그 중에서도 정규상호상관도(Normalized Cross Correlation, NCC)를 사용한 방법의 경우 이미지 간 조명변화 및 노출수준의 차이로 인한 화소값의 선형적인 밝기변화에도 강한 특성을 지니고 있다^[3]. 하지만, 알고리즘 자체의 복잡한 산술연산과정 및 윈도우 영역 연산 과정으로 인해 실시간 처리가 어려운 단점이 있었다. 이러한 정규상호상관 함수의 연산 비효율성을 개선하기 위해 많은 연구가 수행되었는데 대부분 알고리즘의 연산 도메인을 달리하거나^[4-5] 연산 구조 자체의 비효율성을 개선하는 형태^[6-10]로 발전되어왔다.

정규상호상관 함수는 기본적으로 비교하고자 하는 레퍼런스 영역과 후보 영역간의 상호상관도를 수행하면서 그 결과의 범위를 정규화하기 위해 분모부분에 두

* 정회원-교신저자, ** 정회원, 대구경북과학기술원 (Daegu Gyeongbuk Institute of Science and Technology)

**** 평생회원, 경북대학교 전자공학부 (School of Electronics Engineering, Kyungpook National University)

**** 정회원, 금오공과대학교 전자공학부 (School of Electronics Engineering, Kumoh National Institute of Technology)

※ 본 논문은 교육과학기술부의 기관고유과제 연구비에서 지원하여 연구하였음.

접수일자: 2010년9월3일, 수정완료일: 2011년4월4일

비교 영역의 표준편차값을 사용하는데, 비교하고자 하는 영역은 일반적으로 사각형태의 윈도우기반으로 설정이 되어 화소단위의 연산을 수행한다. 화소단위 윈도우 기반 연산함수들은 대부분의 연산시간을 윈도우 영역의 비효율적인 연산과정에 소모하게 되는데 2-D 윈도우를 사용할 경우 그 크기가 증가하게 되면 연산량은 $O(n^2)$ 으로 증가한다. 이를 해결하기 위해 윈도우 연산방법을 효율화하기 위한 알고리즘 구조가 제안되어왔다^[8~10]. 하지만, 알고리즘의 고속화에도 불구하고 실시간 처리를 요구하는 일부 임베디드 응용시스템에서는 프로세서 기반의 처리능력의 한계로 인해 전용 하드웨어 가속기 기반의 구현방법이 사용되었다^[11~12]. 전용 하드웨어 가속기 기반의 방법은 고해상도 이미지 및 30 fps 이상의 비디오프레임 처리속도를 요구하는 응용분야에서 기존의 임베디드 프로세서만으로는 연산량을 감당하기 어려우므로 시스템의 성능뿐만 아니라 구현비용 측면에서도 효과적임을 알 수 있다.

본 논문에서는 고해상도 및 비디오프레임 처리속도를 요구하는 임베디드 비전 시스템을 위한 연산효율적인 정규상호상관 기반의 고속 이미지 비교기를 제안하고자 한다. 제안된 구조는 비교에 사용되는 윈도우의 크기에 상관없이 실시간 고속처리가 가능한 구조로 설계되었다. 본 논문의 II장에서는 고속 정규상호상관 방법에 대한 기존의 연구 결과들을 알고리즘적 접근방법 및 구현적 접근방법으로 나누어 기술한다. III장에서는 제안된 정규상호상관기 하드웨어 구조를 기술하고, IV장에서 제안된 구조의 연산 효율성 및 성능을 분석한다. 마지막으로 V장에서 결론을 맺는다.

II. 이전 연구

1. 알고리즘기반 NCC 연산 고속화

그림 1과 같이 동일한 해상도 크기를 가지는 두 영상 I_1 과 I_2 에 대한 화소단위의 정규상호상관도(이하 NCC) 연산은 식 (1)과 같다. m, n 은 I_1, I_2 의 가로, 세로 크기이며 k, l 은 I_1, I_2 각각의 화소에 적용되는 윈도우 영역 w_1, w_2 의 가로, 세로 크기를 나타낸다. 그리고 윈도우의 위치는 중심 화소의 좌표인 (x, y) 로 표현되었다. NCC 연산수식은 공분산에 해당하는 분자부와 I_1 및 I_2 각각의 표준편차 값의 곱에 해당하는 분모부로 이루어져 있음을 알 수 있다.




그림 1. NCC기반의 이미지 유사도 연산
Fig. 1. Image similarity measure using NCC.

$$ncc(x,y) = \frac{\sum_{i,j} [I_1(x+i,y+j) - \mu_{w_1}] [I_2(x+i,y+j) - \mu_{w_2}]}{kl\sigma_{w_1}\sigma_{w_2}} \quad (1)$$

$$\begin{aligned} \mu_{w_h}(p_{x,y}) &= \frac{1}{kl} \sum_{j=1}^l \sum_{i=1}^k I_h(p_{x+i,y+j}) \\ \sigma_{w_h}(p_{x,y}) &= \sqrt{\frac{\sum_{j=1}^l \sum_{i=1}^k [I_h(p_{x+i,y+j}) - \mu_{w_h}]^2}{kl}} \\ &= \sqrt{kl[\mu_{w_h}(p_{x,y}^2) - \mu_{w_h}(p_{x,y})^2]} \end{aligned}$$

식 (1)로부터 NCC 연산수식은 공분산에 해당하는 분자부와 I_1 및 I_2 각각의 표준편차 값의 곱에 해당하는 분모부로 이루어져 있음을 알 수 있다. 영상의 선형적인 밝기변화나 왜곡에 뛰어난 성능을 보임에도 불구하고 NCC의 연산구조는 공분산 및 표준편차를 연산하는 과정에서 많은 시간이 소요된다. NCC의 연산속도를 개선하기 위한 방법은 다양하게 시도되었는데, 간단한 방법으로 식 (2)와 같이 윈도우 영역 내의 합을 연산하는 부분에서 화소값과 평균값의 차 연산을 제거한 형태를 일반적으로 사용한다.

$$ncc(x,y) = \frac{kl \sum_{i,j} I_1 I_2 - \sum_{i,j} I_1 \sum_{i,j} I_2}{\sqrt{kl \sum_{i,j} I_1^2 - (\sum_{i,j} I_1)^2} \sqrt{kl \sum_{i,j} I_2^2 - (\sum_{i,j} I_2)^2}} \quad (2)$$

하지만 식 (2)에서도 여전히 화소값 및 화소 제곱값에 대한 윈도우 영역의 합 연산과정에 대부분의 시간이 소요되며, 윈도우 영역의 크기가 커지게 되면 그 연산량은 $O(kl)$ 에 비례하여 늘어나게 된다. 이러한 윈도우 영역의 합 연산의 비효율적인 연산방법을 개선하기 위해 합-테이블을 사용하여 연산 결과를 재사용하는 효율적 방법들이 제안되었다. 대표적으로 그림 2와 같은 *box-filtering*^[8] 방법의 경우 대부분의 영역에서 윈도우 크기




그림 2. box-filtering 기반의 윈도우 합 연산방법
Fig. 2. Window-sum calculation process in the box-filtering method.




그림 3. (a) 적분이미지 생성 과정 (b) 적분이미지로부터 윈도우 영역의 합을 계산하는 과정
Fig. 3. (a) Constructing integral-image table and (b) Calculating Window-sum from the integral-image table

에 상관없이 두 번의 ADD(Addition) 및 SUB(Subtraction) 연산만으로 윈도우 연산이 가능한 방법이다. 하지만, 윈도우가 순차적으로 이동하지 않는 경우 또는 영상의 경계영역과 같이 윈도우 연산결과를 재사용할 수 없는 경우는 연산량 개선의 효과를 얻을 수 없는 제약이 있다.

또 다른 합-테이블 방식으로 적분이미지(Integral-Image)^[9-10]를 사용하여 화소값의 평균 및 화소 제공값의 평균을 구하는 방법도 윈도우 크기에 상관없이 일정한 연산량으로 영역의 합을 계산할 수 있다. 적분이미지는 화소수의 증가에 비례하여 화소값을 누적한 결과를 프레임 크기와 동일한 공간에 저장한 것으로 화소값의 누적방향은 일반적인 이미지센서의 화소생성방향과 일치한다. 그림 3과 식 (3) 및 (4)는 적분이미지를 생성하는 과정과 생성된 적분이미지로부터 윈도우 영역 내의 화소값의 합을 구하는 과정을 보여준다. 적분이미지(S)를 생성하는 과정 및 적분이미지로부터 윈도우 영역의 합(S_w)을 구하는 과정은 모두 3번의 ADD/SUB 연산만을 사용한다.

$$S = I(x,y) + S(x-1,y) + S(x,y-1) - S(x-1,y-1) \quad (3)$$

$$S_w = S(x,y) - S(x-k,y) - S(x,y-l) + S(x-k,y-l) \quad (4)$$

적분이미지 기반의 방법은 윈도우의 크기뿐만 아니라 위치에도 상관없이 일정한 연산량 만으로 영역의 합을 구할 수 있지만, 정규상호상관 연산단계 이전에 미리 적분이미지를 생성하기 위해 추가적인 연산시간을 필요로하며 또한 적분이미지 결과 저장에 상당량의 메모리 공간을 사용해야하는 단점도 존재한다.

2. 하드웨어 기반 NCC 연산 고속화

정규상호상관도 연산을 위한 알고리즘적 접근방법들은 불필요한 연산과정의 효율화를 통해 상대적인 연산 복잡도를 개선할 수 있지만, 큰 해상도의 이미지를 다루거나 비디오 프레임 속도의 처리량을 요구하는 고속 비전 응용 시스템과 같은 경우 요구 성능을 만족시키는데 한계가 존재하므로 DSP 또는 전용 하드웨어 가속기 형태의 하드웨어적 연산가속 방법이 보완되어 왔다. 가령, 정규상호상관 연산에서 빈번한 연속적인 곱셈 및 덧셈 연산의 경우 MAC(Multiply-Accumulate Computation)과 같은 병렬연산 명령어를 사용하여 연산속도를 향상시킬 수 있다^[13]. 또한 FPGA 기반의 하드웨어 설계방법은 프로세서 기반의 연산방법에 비해 알고리즘의 병렬처리 및 내부 블록램을 사용한 메모리 대역폭의 확장성을 제공한다^[13-14]. 최근의 FPGA에서 제공하는 DSP 기능 등도 정규상호상관도와 같은 연산 중심의 알고리즘 구현에 사용할 경우 빠른 시스템 구현 및 검증이 가능함을 알 수 있다^[14].

III. 고속 NCC 하드웨어 구조

본 장에서는 고속 NCC 연산처리를 위한 효율적인 하드웨어 구조를 제안한다. 이를 위해 NCC 연산구조에서 윈도우 합 연산부분을 제안된 부분화 적분이미지 기반의 합-테이블 방법을 사용하여 연산량 뿐만 아니라 하드웨어 구현비용을 동시에 최소화 하고자 한다.

1. 적분이미지 기반 NCC 구조

NCC 연산구조는 식 (2)로부터 윈도우 합 연산과정만을 따로 분리해서 처리할 수 있는데 본 논문에서는 그




그림 4. 적분이미지 기반의 NCC 연산구조
Fig. 4. Integral-image based window-sum architecture.

림 4와 같이 적분이미지 생성기와 윈도우 합 연산기를 통해 연산을 수행할 수 있도록 하였다.

적분이미지 생성기의 경우 순차적으로 입력되는 영상화소 순서대로 동작을 하게 되는데 적분이미지 버퍼와 연산모듈 간의 메모리 접근 횟수에 따른 병목문제는 실시간 처리를 어렵게 한다. 즉, 식 (3)에서 입력 화소까지의 적분이미지 데이터 $S(x,y)$ 의 연산과정에는 적분이미지 버퍼에 저장된 기존의 적분이미지 데이터 $S(x-1,y)$, $S(x,y-1)$ 및 $S(x-1,y-1)$ 를 사용하게 되고, 연산된 결과인 $S(x,y)$ 를 저장하는 과정을 포함하면 총 4회의 메모리 접근횟수가 발생하게 된다. 따라서 매 사이클마다 입력되는 영상 화소에 대해 지연 없이 실시간으로 적분이미지를 생성하기 위해서 제안된 구조에서는 레지스터를 적절히 배치하여 데이터 접근횟수를 줄임과 동시에 dual-Port RAM을 사용하여 적분이미지 버퍼와 연산모듈 간의 데이터 접근에 따른 병목현상을 해소하고자 한다. 생성된 적분이미지 데이터를 사용하여 NCC에서 대부분의 연산량을 차지하였던 $\sum I_1$, $\sum I_2$, $\sum I_1^2$, $\sum I_2^2$ 및 $\sum (I_1 \times I_2)$ 결과는 쉽게 구해진다.

2. 부분화 적분이미지 기반의 메모리 효율화

적분이미지 방법은 윈도우의 크기 및 위치에 상관없이 빠른 합 연산을 수행할 수 있는 장점이 있지만 하드웨어 구현 측면에서는 비효율적이다. 그 이유는 적분이미지를

구성하는 각 화소의 값이 화소의 합이 누적될수록 커지기 때문인데, 가령 화소 비트수가 8 bit 인 VGA급(640×480) 영상의 경우 계산된 적분이미지 $S(I)$ 를 저장하기 위해 최대 약 9 Mbit의 메모리 공간이 필요하다. NCC의 경우 총 다섯 종류의 합 테이블을 구하여야 하는데 $S(I^2)$ 이나 $S(I_1 \times I_2)$ 의 경우 이보다 큰 11.4 Mbit를 사용하므로 총 소요되는 메모리 공간은 52.2 Mbit가 된다. 따라서 구현비용을 고려하여 적절한 하드웨어 설계가 요구된다.

본 논문에서는 부분화 적분이미지 방법을 사용하여 NCC의 설계 구조의 메모리 효율성을 높이고자 한다. 이를 위해 먼저 그림 5와 같이 적분이미지를 여러 블록으로 부분화 한 후 윈도우 합 연산 방법을 생각해 볼 수 있다. 이 경우 적분이미지로부터 윈도우 영역의 합을 구하는 방법은 네 가지의 서로 다른 경우가 생기게 되는데 최대 8회의 ADD/SUB 연산을 소요한다. 제안된 방법에서는 $m \times n$ 크기의 이미지 영역을 사용된 윈도우 크기($k \times l$)와 동일한 영역으로 분할 한 후 각 영역에 한정된 적분이미지 값을 연산하여 저장하게 된다. $m \times n \leq 2^s$ 그리고 $k \times l \leq 2^t$ 일 때 적분이미지를 구성하는 단위화소의 최대 비트수는 기존의 $(s+8)$ bit 크기에서 $(t+8)$ bit 크기로 감소하게 되어 적분이미지 데이터 저장에 필요한 메모리 공간은 최대 $(s-t) \times m \times n$ bit 줄어들게 된다. 즉, 윈도우 크기가 작을수록 그리고 이미지 크기가 클수록 메모리 절감효과는 비례하여 커지게 됨을 알 수 있다.

구체적인 부분화 적분이미지 생성 및 윈도우 합 연산 과정은 다음과 같이 기술된다.

부분화 적분이미지 생성과정:

- (1) 현재 화소 $I(x,y)$ 로부터 부분화 적분이미지 블록을 결정
- (2) 부분화 적분이미지로부터 현재 화소의 적분이미지 값 연산을 위해 필요한 적분이미지 값을 읽어옴
- (3) 적분이미지 값 연산 후 동일한 부분화 적분이미지 블록에 결과 저장

윈도우 합 연산과정:

- (1) 윈도우 크기 및 윈도우 중심좌표 $p(x,y)$ 로부터 윈도우 합 연산모드 결정
- (2) 부분화 적분이미지 버퍼로부터 모드 별 적분이미지 데이터 읽어옴
- (3) 읽어온 데이터로부터 윈도우 합 연산




그림 5. 부분화 적분이미지 테이블로부터 윈도우 영역 합을 구하는 방법
 Fig. 5. Window-sum calculation process from the segmented integral-image table.




그림 6. 제안된 4-channel형 부분화 적분이미지 하드웨어 구조 (a) 적분이미지 생성 모듈 및 (b) 윈도우 연산 모듈
 Fig. 6. Proposed segmented integral-image hardware architecture (a) integral-image construction module (b) window-sum calculation module.

제안된 구조를 적용한 적분이미지 연산모듈은 그림 6과 같다. 그림 6(b)의 제안된 윈도우 합 연산모듈은 하드웨어 구현에 적합하도록 그림 5의 네 가지 경우에 상관없이 동일한 연산단계를 거치는 구조이다.

하지만, 적분이미지 버퍼로부터 데이터를 읽어오는 시간은 기존의 방법에 비해 보다 길어지게 되는데, 가령 최대 9개의 데이터를 필요로 하는 모드 A의 연산을 위해서는 9 Read cycle이 요구된다. 제안된 구조에서는 인접한 부분화된 적분이미지 블록에 대해 그림 6(a)와 같이 서로 다른 버퍼 채널에 분산 저장함으로써 메모리 접근 시간을 기존과 같은 4 Read cycle로 유지할 수 있다.

IV. 성능 분석

제안된 NCC 하드웨어 구조를 사용한 이미지 유사도 비교기에 대해 기존의 NCC 연산 구조 및 box-filtering을 사용한 연산구조 그리고 단순 적분이미지 기반의 연산구조와 성능을 비교 분석하였다. NCC 연산량 평가를 위해서는 그림 7(a), (b), (e), (f)와 같은 400x400 크기의 테스트 이미지가 사용되었다.

그림 8은 전체 이미지 영역에 대한 순차적인 윈도우 이동방식에서 NCC 연산과정 중 대부분을 차지하는 윈도우 합 연산에 소요되는 연산시간을 기존의 합-테이블을 사용하지 않은 연산구조를 기준으로 비교분석한 결과를 나타낸다. 가령 11x11 윈도우 조건에서 기존의 NCC 연산구조에서는 92.1M 회의 ADD/SUB연산 및 55.2M 회의 MUL(Multiplication) 연산이 소요되었다. 합-테이블 기반의 box-filtering 방법 및 적분이미지 방법 모두 기존 방법대비 연산효율이 좋은 것을 알 수 있는데 윈도우 크기가 클수록 연산효율이 비례하여 높아지게 된다.

box-filtering 방법과 적분이미지 방법 간의 비교에 있어서는 ADD/SUB 연산의 경우 초기 적분이미지 생성에 소요되는 연산으로 인해 적분이미지 방식이 box-filtering에 비해 연산량이 높을 수 있으나, 제안된 하드웨어 구조에서와 같이 화소 입력에 실시간으로 적분이미지를 연산하는 경우 윈도우 합 연산에 소요되는 연산량만 고려하여 적분이미지 방법의 연산량이 낮음을 알 수 있다. 또한 MUL 연산의 경우 적분이미지 방법이 항상 유리하다. 또한 비순차적으로 윈도우가 이동할 경우에 box-filtering방법은 연산량 감소의 효과가 없으므로 적분이미지 기반의 방법을 사용하는 것이 유일한 대




그림 7. NCC 기반 이미지 유사도 분석 (a), (b), (e), (f) 비교 영상, (c), (g) 9×9 window 사용 결과, (d), (h) 37×37 window 사용 결과
 Fig. 7. NCC based Image similarity experiments (a), (b), (e) and (f) input image sets, (c) and (g) results of 9×9 window, (d) and (h) results of 37×37 window.




그림 8. 순차적인 윈도우 영역 이동 비교에서의 연산량 비교 (a) ADD/SUB 연산 (b) MUL 연산
 Fig. 8. Relative computation cost of the window-sum schemes in the sequential window movement case. (a) ADD/SUB (b) MUL.

안이 된다.

그림 9는 기존 적분이미지 방법에 대비하여 제안된 부분화 적분이미지 방법의 메모리 사용량을 분석한 그래프이다.

가령 11×11 윈도우의 경우 기존 적분이미지 방법은 약 4 Mbit의 메모리공간을 필요로 하지만 제안된 방법

은 2.4 Mbit만을 필요로 하므로 상대적으로 약 40%의 메모리 공간을 절약할 수 있음을 알 수 있다. 제안된 구조에서의 메모리 사용량은 설정된 윈도우 크기에 비례하여 증가하므로 하드웨어 비용을 고려할 경우 적절한 윈도우 크기의 선택이 중요하다.




그림 9. 기존 적분이미지 저장방식 대비 제안된 방식에서의 윈도우 크기 별 메모리 사용량 비교(%)

Fig. 9. The comparison of memory cost between the traditional integral-image method and the proposed method.

V. 결 론

본 논문에서는 실시간 이미지 유사도 비교를 위한 효율적인 하드웨어 구조를 제안하고 그 성능을 비교분석하였다. 제안된 NCC 구조는 적분이미지 방법을 사용하여 윈도우 영역의 연산 과정에 소요되는 연산시간을 최소화 할 뿐 아니라, 윈도우 영역의 크기에 따른 연산량이 일정하고 윈도우의 순차적인 이동에서만 적용 가능한 *box-filtering* 과 달리 비순차적인 윈도우 연산에서도 적용이 가능한 장점이 있다. 또한 제안된 부분화 적분이미지 방법은 기존의 적분이미지와 동일한 연산시간으로 적분이미지 데이터 저장에 소요되는 메모리 요구량을 최대 50% 이상 줄일 수 있음을 알 수 있다.

참 고 문 헌

[1] C. Heipke, "Overview of image matching techniques", in Proc. of OEEPE Workshop on the Application of Digital Photogrammetric Workstations, OEEPE Official Publications, no. 33, pp.173-189, Mar. 1996.

[2] R. C. Gonzalez and R. E. Woods, "*Digital image processing third edition*", Addison-Wesley, 1992.


[3] O. Faugeras, B. Hotz, H. Mathieu, et al., "Real time correlation based stereo: algorithm implementations and applications" Tech. Rep. RR-2013, INRIA, 1993.

[4] P. Nillius and J. Eklundh, "Fast block matching with normalized cross correlation using Walsh Transforms", Technical Report ISRN

KTH/NA/P-02/11-SE, Sep. 2002.

- [5] J. P. Lewis, "Fast Normalized Cross-Correlation", Online, Internet, Available: www.idiom.com/~zilla/Work/nvisionInterface/nip.pdf
- [6] L. Di Stefano and S. Mattoccia, "Fast template matching using bounded partial correlation", Machine Vision and Applications, vol. 13, no. 4, pp. 213-221, Feb. 2003.
- [7] S. -D. Wei and S. -H. Lai, "Fast template matching based on normalized cross correlation with adaptive multilevel winner update", IEEE Transactions on Image Processing, vol. 17, no. 11, pp. 2227-2235, Nov. 2008.
- [8] M. J. McDonnell, "Box-filtering Techniques", Computer Graph. Image Process., vol. 17, pp. 65-70, Sep. 1981.
- [9] P. Viola and M. Jones, "Rapid object detection using a boosted cascade of simple features", in Proc. of IEEE Computer Vision and Pattern Recognition, pp. 511-518, Dec. 2001.
- [10] D. -M. Tsai and C. -T. Lin, "Fast normalized cross correlation for defect detection", Pattern Recognition Letters, vol. 24, pp. 2625-2631, Nov. 2003.
- [11] X. Wang and X. Wang, "FPGA based parallel architectures for normalized cross-correlation", 1st International Conference on Information Science and Engineering (ICISE), Dec. 2009.
- [12] A. Lindoso and L. Entrena, "High performance FPGA-based image correlation", J. Real-Time Image Proc., vol. 2, pp.223-233, Dec. 2007.
- [13] L. D. Stefano, S. Mattoccia and F. Tombari, "Speeding-up NCC-based template matching using parallel multimedia instructions", IEEE International Workshop on Computer Architecture for Machine Perception (CAMP), pp 193-197, Jul. 2005.
- [14] Xilinx, Inc, "Virtex-5 FPGA XstreamDSP Design Considerations", <http://www.xilinx.com>, 2010.

저 자 소 개



권 순(정회원)-교신저자
 2003년 고려대학교 전기전자전파
 공학부 학사졸업.
 2006년 서울대학교 전기컴퓨터
 공학부 석사졸업.
 2006년~현재 대구경북과학기술
 원(DGIST) 선임연구원

<주관심분야 : 컴퓨터 비전기술, 임베디드 비전
 SoC기술, 고속 병렬 아키텍처 설계 등>



이 충 희(정회원)
 1996년 경북대학교 전자공학과
 학사 졸업.
 1998년 경북대학교 전자공학과
 석사 졸업.
 1998년~2005년 LG전자
 선임연구원

2005년~현재 대구경북과학기술원 선임연구원
 <주관심분야 : 스테레오 비전, 장애물체 검출>



이 종 훈(정회원)
 1996년 성균관대학교 전자공학과
 학사졸업.
 1998년 성균관대학교 전기전자컴
 퓨터공학과 석사졸업.
 2002년 성균관대학교 전기전자컴
 퓨터공학과 박사졸업.

2002년~2005년 삼성전자통신연구소 책임연구원.
 2005년~현재 대구경북과학기술원 선임연구원.
 2007년~현재 영남대학교 정보전자공학
 겸임교수.

<주관심분야 : 레이더신호처리기술, 차량용 레이
 더, 레이더체계공학, 레이더/비전융합기술>



문 병 인(평생회원)
 1995년 연세대학교 전자공학과
 학사 졸업.
 1997년 연세대학교 전자공학과
 석사 졸업.
 2002년 연세대학교 전기전자
 공학과 박사 졸업.

2002년~2004년 하이닉스반도체 선임연구원.
 2004년~2005년 연세대학교 연구교수.
 2005년~현재 경북대학교 전자공학부 부교수.

<주관심분야 : SoC, 디지털 VLSI, 컴퓨터 구조>



이 용 환(정회원)
 1993년 연세대학교 전자공학과
 공학사.
 1999년 연세대학교 전자공학과
 공학박사.
 1999년~2002년 하이닉스반도체.
 2002년~2004년 삼성전자.

2004년~현재 금오공과대학교 전자공학부
 부교수.

<주관심분야 : SoC, 임베디드 시스템, 마이크로프
 로세서 구조>