

## CLHS Driving Method for Reducing Reactive Power Consumption in AC PDP

신재화\* · 김근수\*  
(Jae-Hwa Shin · Gun-Su Kim)

**Abstract** - In AC-PDP, it is necessary to achieve high luminance efficiency, high luminance and high definition by adopting technologies such as high xenon concentration and long gap. However, it is very difficult to apply above technologies because they make many problems such as mis-discharge and high driving voltage. Especially, the reactive power of PDP must be reduced for satisfaction in international standard IEC62087. In this paper, we proposed CLHS driving method which is half sustain driver without energy recovery capacitor. In the experimental results, CLHS driving method reduced reactive power consumption about 10%. Also, CLHS driving method improved the luminance efficiency in all discharge loads. Therefore, the more the discharge load decreases, the more the luminance efficiency improves. When the discharge load is 20%, CLHS driving method improved 5.35%.

**Key Words** : PDP, Plasma, half sustain, Efficiency, Reactive power, Energy recovery, Capacitor

### 1. 서론

40인치 이상 대형 디스플레이 시장을 독점 할 것으로 예상되었던 PDP(Plasma Display Panel)는 LCD의 (Liquid Crystal Display) 추격으로 현재 40인치대에서 어려운 경쟁을 하고 있다. 지금까지 이를 극복하기 위해서 암실 명암비 (dark-room contrast ratio) 및 고속 어드레싱 방법 등 많은 연구들이 이루어졌다[1-5]. 또한 다면취 공법개발 및 XGA 급만 아니라 Full HD급에서도 single scan을 할 수 있는 기술을 개발하였으며, 이에 따른 원가절감을 수행하여 LCD나 다른 디스플레이 소자와 경쟁을 하고 있다. 그러나 이러한 기술들에도 불구하고 판가하락에 따른 경쟁을 확보하기 위해 PDP는 더욱 원가절감과 고효율, 고화질 기술을 개발해야 할 필요가 있다.

현재 LCD와 경쟁하기 위해서 PDP의 시장은 42인치대에서 50인치대로 또 XGA급에서 Full HD급의 해상도로 급격하게 전환이 되어야하는 현실에서 고속 어드레싱, 고효율, 고화질 기술이 더욱 필요한 실정이다[6-7].

최근, 미국, 유럽등의 소비전력 규제 기준 때문에 PDP는 소비전력 감소라는 매우 어려운 문제에 처해져있다. 소비전력 기준을 만족시키기 위해서는 고효율 기술 개발은 반드시 필요하다. 특히, 소비전력 측정 국제표준 기준인 IEC62087 기준을 만족시키기 위해서는 방전효율 뿐만 아니라 무효전력도 감소시켜야한다.

PDP는 정전용량 부하를 가진 셀을 펄스 수로써 빛의 밝기를 표현하는 소자이기 때문에 많은 무효전력이 소모된다. 커패시터 양단에  $V$ 라는 전압의 펄스를 한번 인가하면 커패시터에서 소모되는 소비전력은  $1/2 \times C \times V^2$ 이다. PDP의 정전용량을  $C_p$ , 인가되는 전압은  $V_s$ 라고 할 때, PDP의 시스템 펄스를  $N_s$ 만큼 인가하면 패널에서 소모되는 소비전력은  $1/2 \times C_p \times V_s^2 \times N_s \times 60\text{Hz} \times 2$ 로 나타낼 수 있다. 50FHD급 패널의 정전용량을 약 100nF,  $V_s$ 를 200V라고 가정하고,  $N_s$ 를 500개라고 가정을 한다면 240W의 무효전력이 발생하는 것을 알 수가 있다. 이렇게 발생하는 무효전력은 가정용 TV로 사용되기에는 매우 큰 수치이다. 현재 PDP는 이러한 무효전력을 감소시키기 위해 에너지 회수회로를 사용하고 있다[8]. 하지만, 에너지 회수율이 약 85%에서 90%정도에 지나지 않아서 여전히 50W이상의 무효전력이 서스테인 구간에서 발생하고 있다.

본 연구에서는 무효전력을 감소시키기 위해 PDP의 에너지 회수회로에서 사용되는 보조 커패시터( $C_{SS}$ )를 제거하여  $C_{SS}$ 에서 소모되는 무효전력을 감소시키는 CLHS (Energy Recovery Capacitor Less Half Sustain) 구동 방법을 제안하였다.

### 2. 본론

#### 2.1 실험 장치 및 방법

##### 2.1.1 실험에 사용한 패널의 사양

그림 1은 본 실험에 사용된 3전극 면방전형 AC-PDP의 셀 구조이다. 3mm 두께인 2장의 유리로 구성되어 있고, 상판에는 유리 기판위에 ITO 전극을 증착하고 그 위에 Ag로

\* 정회원 : 인천대 전기공학과 교수

† 교신저자, 정회원 : 영진전문대 전자정보통신계열 교수

E-mail : kgs13152@hotmail.com

접수일자 : 2010년 11월 4일

최종완료 : 2010년 12월 20일

이루어진 버스 전극을 인쇄한다. ITO 전극과 버스 전극으로 이루어진 방전유지전극 위에 유전체를 인쇄하고, 유전체 보호막인 MgO를 그 위에 증착한다. 그리고 하판에는 유리 기판위에 Ag로 인쇄된 어드레스 전극을 인쇄한다. 그리고 인접 셀과의 구분을 위하여 격벽을 만든다. 그 다음 면방전에 서 발생하는 진공자의외선을 가시광선으로 변환하는 red, green, blue 빛의 삼원색 형광체를 각각 도포 한다.

본 실험에 사용한 패널은 3전극 면방전형 구조이다. 패널 사양은 다음의 표 1과 같다. 50인치 패널에서 Ne 85%, Xe 15%, 가스압력은 400 Torr로 제작하여 실험하였다. 실험에 사용한 패널의 해상도는 1920×1080인 FHD급이다.




그림 1 AC-PDP의 기본 구조  
Fig. 1 Basic structure of AC-PDP

표 1 패널의 사양

Table 1 The specification of panel

Panel size	50 inch
Working gas	Ne(85%)-Xe(15%)
Gas pressure	400 Torr
Barrier rib height	120 $\mu$ m
ITO width	188 $\mu$ m
ITO gap	80 $\mu$ m
Bus width	90 $\mu$ m
Dielectric thickness	22 $\mu$ m
MgO Thickness	8000 Å

### 2.1.2 실험 장치

그림 2는 본 실험에서 사용한 실험 장치 구성도이다. 50 인치 모듈을 전원공급기와 패턴 발생기(VG-828)로 구동한

후 오실로스코프(TDS3054B)를 사용하여 전압 파형을 측정 하였다. 그리고 휘도는 휘도측정계(CA100+)로 측정하였다. 또한, PC에서 구동 파형을 변경하여 여러 가지 파형을 발생 시켜 실험을 실시하였다.






그림 2 실험 장치의 개략도  
Fig. 2 Schematic diagram of system for test

### 2.1.3 직렬 LC 공진형 에너지 회수 회로

직렬 LC 공진형 에너지 회수회로는 현재 업계에서 가장 많이 채택을 하여 사용하고 있다. 그림 3은 기존 구동 방법의 직렬 LC 공진형 에너지 회수회로의 개략도와 서스테인 파형의 상세 개략도를 나타낸 것이다. 그림 3(a)는 기존 구동 방법의 직렬 LC 공진형 에너지 회수회로의 개략도이다. 그림 3(a)의 회로는 패널의 정전용량인  $C_p$ 와 회로의 L이 직렬로 연결되어 공진을 일으킨다. 이 때 직렬 LC 공진은  $C_{SS}$ 의 충전전압을 사용하고,  $C_{SS}$ 에는 인가전압( $V_s$ )의 절반 레벨인  $V_s/2$ 가 충전 되어있다. 본 실험에서는 0.6uH 인덕터 2개를 병렬로 연결해서 총 0.3uH의 인덕턴스의 값을 사용하였다. 그림 3(b)는 기존 구동 방법의 서스테인 파형의 상세 개략도이다. 서스테인 펄스는 Y 전극부터 인가하고, 그 다음 X 전극에 인가하였다. Y 전극의 전압이 GND 상태에서 Y\_ER\_UP FET가 Turn On 되면  $V_s$  전압 부근까지 전압이 LC 공진에 의해서 상승한다. 그 다음 Y\_SUS\_UP FET를 Turn On 시켜  $V_s$  전압을 유지를 시킨다. 이때 출력파형이 GND에서  $V_s$  전압까지 상승하는데 필요한 시간을 ER\_UP Time이라고 한다.  $V_s$  전압을 일정 시간 유지 후에 Y\_ER\_DN FET를 Turn On 시켜 LC 공진을 시키면서 GND 부근까지 Y 전극의 전압을 하강시킨다. 마지막으로 Y\_SUS\_DN FET를 Turn On 시켜서 Y 전극의 전압을 GND로 유지 시킨다. 이때 출력파형이  $V_s$  전압에서 GND까지 하강하는데 필요한 시간을 ER\_DN Time이라고 한다. X 전극의 파형은 GND 상태로 유지되다가 Y 전극에 서스테인 펄스가 인가되고, 다시 Y 전극의 전압이 GND 상태가 되면, Y 전극과 동일한 방법으로 X 서스테인 회로를 동작시켜 파형을 발생시킨다.



(a) LC 공진형 에너지 회수회로의 개략도



(b) 서스테인 파형의 상세 개략도


그림 3 기존 구동 방법에서 LC 공진형 에너지 회수회로의 개략도와 서스테인 파형의 상세 개략도

Fig. 3 Schematic diagram of LC resonant energy recovery circuit and specific sustain waveform in normal driving method


### 2.1.4 HS (Half Sustain) 구동 회로

그림 4는 HS (Half Sustain) 구동 방법의 LC 공진형 에너지 회수회로의 개략도와 서스테인 파형의 상세 개략도를 나타낸 것이다. 그림 4(a)는 HS 구동 방법의 LC 공진형 에너지 회수회로의 개략도이다. 그림 4(a)에서 HS 구동 방법은 GND를 기준으로  $V_s$  전압까지 상승하는 펄스를 인가하는 기존 구동 방법과는 달리  $-V_s/2$  전압을 기준으로  $V_s/2$  전압까지 상승하는 펄스가 인가된다. 그림 3(a)와 비교해서 SUS\_UP FET drain단에서는  $V_s$  전압 대신  $V_s/2$  전압을 인가하고, SUS\_DN FET의 source단에는 GND 대신  $-V_s/2$  전압을 인가하였다. 또한  $C_{SS}$ 에도 GND 대신  $-V_s/2$ 를 인가하였다. 그리고 회로의 인덕터는 그림 3(a)처럼 기존 구동 회로의 인덕터와 동일하게 사용을 하였다. 그림 4(b)는 HS 구동 방법의 서스테인 파형의 상세 개략도이다. Y 전극의

전압이  $-V_s/2$  전압 상태에서 Y\_ER\_UP FET가 Turn On 되면  $V_s/2$  전압 부근까지 전압이 LC 공진에 의해서 상승한다. 그 다음 Y\_SUS\_UP FET를 Turn On 시켜 Y 전극의 전압을  $V_s/2$ 로 유지시킨다.  $V_s/2$  전압을 일정 시간 유지시킨 후에 Y\_ER\_DN FET를 Turn On 시켜 LC 공진을 시키면서 Y 전극의 전압을  $-V_s/2$  부근까지 하강시킨다. 마지막으로 Y\_SUS\_DN FET를 Turn On 시켜서 Y 전극의 전압을  $-V_s/2$ 로 유지시킨다. HS 구동 방법의 ER\_UP Time은 출력 파형이  $-V_s/2$ 에서  $V_s/2$  전압까지 상승하는데 필요한 시간으로 설정하였고, ER\_DN Time은 출력 파형이  $V_s/2$ 에서  $-V_s/2$  전압까지 하강하는데 필요한 시간으로 설정하였다. X 전극의 파형은  $-V_s/2$  상태로 유지되다가 Y 전극의 전압이 서스테인 펄스가 인가되고, 다시 Y 전극의 전압이  $-V_s/2$  상태가 되면, Y 전극과 동일한 방법으로 X 서스테인 회로를 동작시켜 파형을 발생시킨다.



(a) LC 공진형 에너지 회수회로의 개략도



(b) 서스테인 파형의 상세 개략도

그림 4 HS 구동 방법에서 LC 공진형 에너지 회수회로의 개략도와 서스테인 파형의 상세 개략도

Fig. 4 Schematic diagram of LC resonant energy recovery circuit and specific sustain waveform in HS driving method

**2.1.5 CLHS (Energy Recovery Capacitor Less Half Sustain) 구동 회로**

그림 5는 본 논문에서 제안한 CLHS (Energy Recovery Capacitor Less Half Sustain) 구동 회로의 개략도를 나타낸 것이다. 그림 5에서 그림 4(a)의 HS 구동 방법의 회로와 거의 유사하고, 서스테인 파형이 발생하는 방법도 그림 4(b)와 동일하다. 하지만, CLHS 구동 회로에서는 HS 구동 회로의  $C_{SS}$ 를 제거하고, GND로 연결하였다. HS 구동 방법에서 구동전압의 절반 레벨은 0V가 된다. 그래서 이 구동방식을 사용하면  $C_{SS}$ 의 전압이 0V 레벨로 유지가 된다. 에너지 회수 회로에서  $C_{SS}$ 의 역할은 구동전압의 중간 레벨을 유지 시켜주는 것이다. 그래서 서스테인 전압을  $V_s/2$ 와  $-V_s/2$ 로 구동한다면  $C_{SS}$ 의 전압이 0V로 유지되기 때문에  $C_{SS}$ 를 제거하고 직접 GND로 연결할 수 있다. 즉, CLHS 구동 회로는 HS 구동 회로에서  $C_{SS}$ 를 제거한 것이다.

본 실험에서는 사용한 서스테인 파형은 모든 구동 방법에서 동일한 파형을 사용하였다. 서스테인 파형의 ER\_UP Time과 ER\_DN Time은 400ns, 700ns로 설정하였고, 서스테인 펄스의 주기는 5 $\mu$ s로 사용하였다.




그림 5 CLHS 구동 방법에서 LC 공진형 에너지 회수회로의 개략도

Fig. 5 Schematic diagram of LC resonant energy recovery circuit in CLHS driving method

**2.1.6 실험에 사용한 구동 파형**

그림 6은 실험에 사용한 기존 구동 방법의 X, Y 구동 파형의 개략도를 나타낸 것이다. 본 실험에 사용한 리셋 파형은 셋업(setup) 파형이 인가되기 전에 Y 전극은 -200V까지 하강하는 셋다운(setdown) 파형과 그와 동시에 X 전극은  $V_s$  전압까지 상승시키는 프리리셋 (pre\_reset) 파형을 인가한다. 1st sub-field의 리셋파형은 프리리셋 파형이 인가되고, GND에서  $V_{SC} + V_s$  전압까지 상승하는 셋업 파형이 Y 전극에 인가된다. 그 다음 Y 전극에 셋다운 파형이 인가되고, 이 때 X 전극은 GND로 유지되며 셋다운 파형이 인가되고, 어드레스 구간전에  $V_{XB}$  전압이 인가된다. 그리고 2nd sub-field 이상에서는 프리리셋 파형을 사용하지 않고, GND에서  $V_s$  전압까지만 상승하는 셋업 파형이 Y 전극에 인가되

고, 그 다음 Y 전극에 셋다운 파형이 인가된다. 셋업 파형이 인가될 때, X 전극은 GND로 유지되며 1st sub-field의 리셋 파형처럼 어드레스 구간전에  $V_{XB}$  전압이 인가된다.

그림 7은 본 논문에서 사용한 HS 구동 방법과 CLHS 구동 방법의 X, Y 구동 파형의 개략도를 나타낸 것이다. HS 구동 방법과 CLHS 구동 방법의 구동 파형은 동일하게 설정하였다. 그림 7에서는 그림 6의 파형과는 달리 프리리셋 파형을 사용하지 않았다. 1st sub-field에서는  $-V_s/2$  전압에서  $V_{SC} + V_s/2$  전압까지 상승하는 셋업 파형이 Y 전극에 인가되고, 2nd sub-field 이상에서는  $-V_s/2$ 에서  $V_s/2$ 까지 상승하는 셋업을 사용하였다. 셋업 파형이 인가될 때 X 전극은  $-V_s/2$  전압으로 유지 되다가 셋다운 파형이 인가되기 전에  $V_{XB}$  전압을 인가한다. 그림 6과 그림 7의 각 파형에 인가되는 전압은 거의 동일하고,  $V_Y$  전압만 서로 다르게 인가하였다. 각 파형에 인가되는 전압은 표 2와 같다. 본 실험에서는 ADS (Address Display period Separated) 구동 방법을 사용하였고, 1 frame에는 총 10개의 sub-field를 사용하여서 계조를 표시하였다.




그림 6 기존 구동 방법의 구동 파형의 개략도  
Fig. 6 Schematic diagram of voltage waveform in normal driving method




그림 7 HS 구동 방법과 CLHS 구동 방법의 구동 파형의 개략도  
Fig. 7 Schematic diagram of voltage waveform in HS driving method and CLHS driving method

표 2 각 구동 파형의 전압 사양

Table 2 The specification of voltage of driving waveform

$V_S$	200V
$V_A$	60V
$V_Y$ (Normal Driving)	-200V
$V_Y$ (HS Driving, CLHS Driving)	-240V
$V_{SC}$	150V
$V_{XB}$	100V
$\Delta V_Y$	15V

2.2 무효전류 비교

PDP 모듈에 구동하는데 소모되는 소비전력은 크게 무효전력과 유효전력으로 구분된다. PDP의 소비전력을 감소시키려면 효율을 상승시켜야하는데, IEC62087 기준의 소비전력을 감소시키기 위해서는 유효전력을 감소시키는 것뿐만 아니라 무효전력도 감소 시켜야한다. 그림 8은 방전 load별 구동 방법에 따른 무효전류를 비교한 그래프이다. 방전 load는 패널의 가운데 지점을 중심으로 가로길이와 세로길이를 동일한 비율로 설정하여 전체 패널의 면적 대비해서 방전되는 면적의 비율로 정의하였다. 본 논문에서는 100%, 80%, 60%, 40%, 20% 비율의 방전 load를 설정하여 실험을 하였다. 그림 8의 결과는 방전 load별로 패턴을 인가한 후  $V_A$  전압을 제거한 후 소모되는 무효전류를 측정하는 것이다.  $V_A$  전압을 제거하였기 때문에 방전이 발생하지 않지만, 방전 load별가 감소할수록 서스테인 펄스 수가 증가하게 된다. 무효전류는 방전 load가 100%일 때 가장 적었고, 방전 load가 감소할수록 서스테인 펄스 수가 증가하기 때문에 무효전류가 증가한다. 그림 8의 결과에서 기존 구동 방법과 HS 구동 방법의 무효전류는 모든 방전 load에서 거의 동일하게 측정되었다. 그러나 본 논문에서 제안한 CLHS 구동 방식은 기존 구동 방식과 HS 구동 방식과 비교해서 모든 방전 load에서 무효전류가 감소되는 것을 보여준다. CLHS 구동 방식은 무효전류가 방전 load에 따라 약 10% 정도씩 감소하였다. 감소된 무효전류의 양은 방전 load가 100% 일 때 0.03A 감소하였고, 방전 load가 작아질수록 감소되는 무효전류의 양이 증가하여서 방전 load가 20%일 때는 0.09A 감소하였다. 이것은 방전 load가 작을수록 서스테인 펄스의 수가 증가하기 때문이다. 그래서 방전 load가 작아질수록 감소되는 무효전류의 양이 증가하게 된다. CLHS 구동 방식에서 무효전류가 감소하는 원인은 에너지 회수회로가 동작 시  $C_{SS}$ 가 200 $\mu$ F로 충전과 방전하면서  $C_{SS}$ 에 소모되는 무효전류가 필요 없기 때문이다. 본 논문에서 사용된 모듈의  $C_{SS}$ 의 온도가 블랙패턴에서도 분위기 온도 25 $^{\circ}$ C기준으로 약 70 $^{\circ}$ C 이상의 발열이 발생한다. 이것은 방전이 없어도  $C_{SS}$ 에 충전과 방전 되면서 소모되는 무효전력이 매우 크고,  $C_{SS}$ 를 제거하면 무효전력을 줄일 수 있다는 것을 의미한다.

그림 9는 HS 구동 방법과 CLHS 구동 방법의 서스테인 파형을 측정하여 나타낸 것이다. 그림 9(a)의 결과는 HS 구동 방법의 서스테인 파형이고, 그림 9(b)는 CLHS 구동 방

법의 서스테인 파형이다.  $C_{SS}$ 를 제거한 CLHS 구동 방법의 서스테인 파형과 HS 구동 방법의 서스테인 파형은 거의 동일한 것을 볼 수가 있다.






그림 8 방전 load 별 구동 방법에 따른 무효전류

Fig. 8 Reactive current as function of discharge load at different driving method



(a) HS 구동 방법의 서스테인 파형



(b) CLHS 구동 방법의 서스테인 파형

그림 9 HS 구동 방법과 CLHS 구동 방법의 서스테인 파형

Fig. 9 Sustain waveform of HS driving method and CLHS driving method

2.3 휘도 및 효율 비교

그림 10은 방전 load별 구동 방법에 따른 휘도를 비교한 그래프이다. 모든 구동 방법에서 휘도 특성은 거의 동일한

것을 볼 수 있다. HS 구동 방법도 휘도 특성에 거의 영향을 주지 않았고, 또한 HS 구동 방법에서  $C_{SS}$ 를 제거한 CLHS 구동 방법도 휘도에는 영향을 주지 않는 것을 볼 수가 있다. 그림 11은 방전 load 별 구동 방법에 따른 소비전력을 비교한 그래프이다. 그림 10의 결과와 그림 11의 결과에서 보면 기존 구동 방법과 HS 구동 방법의 광학적, 전기적 특성이 거의 동일할 것을 알 수 있다. 하지만, CLHS 구동 방법은 두 구동 방법에 대비해서 소비전력이 최대 10W 감소하였다. 이 결과는 그림 8의 결과처럼 방전 load가 감소할수록 CLHS 구동 방식의 소비전력이 더 많이 감소하는 것을 볼 수 있다. 그림 12는 load에 따른 효율을 비교한 그래프이다. 모든 방전 load에서 기존 구동 방식과 HS 구동 방법은 효율이 거의 동일하였다. 하지만 CLHS 구동 방법은 방전 load가 100%일 때는 거의 동일한 효율을 나타내지만, 방전 load가 감소할수록 CLHS 구동 방식의 효율이 다른 구동 방식들에 비해서 높아지는 것을 볼 수 있다. 이것은 방전 load가 적을수록 유효전류의 비중이 감소하고, 무효전류의 비중이 증가하기 때문이다. 그림 12에의 결과에서 CLHS 구동 방식은 방전 load가 20%일 때 기존 구동 방식에 비해서 5.35%의 효율이 증가하는 것으로 나타났다.




그림 10 방전 load 별 구동 방법에 따른 휘도  
Fig. 10 Luminance as function of discharge load at different driving method




그림 11 방전 load 별 구동 방법에 따른 소비전력  
Fig. 11 Power consumption as function of discharge load at different driving method




그림 12 방전 load 별 구동 방법에 따른 효율  
Fig. 12 Luminance efficiency as function of discharge load at different driving method

### 2.4 구동 특성 비교

그림 13은 각 구동 방법에 따른 서스테인 전압에 따른 어드레스 최소 전압을 나타낸 그래프이다. HS 구동 방법과 CLHS 구동방법의 어드레스 최소 전압을 거의 동일하나 기존 구동 방법의 결과 비해 높을 것을 알 수가 있다. 이것은 기존 구동 파형과 HS 구동 파형의 리셋 파형의 차이점 때문에 나타난 것이다. 그림 13의 결과에서 서스테인 전압이 200V일 때 CLHS 구동 방법의 어드레스 최소 전압이 기존 구동 방법에 비해서 1.9V 높을 것으로 나타났고, 모든 서스테인 전압에서도 약 2V 내외의 차이를 나타내는 것으로 보아서 구동 특성은 크게 차이하지 않는다고 볼 수 있다.




그림 13 방전 load 별 구동 방법에 따른 효율  
Fig. 13 VA min. as function of discharge load at different driving method

### 4. 결 론

미국, 유럽등의 TV의 소비전력 규제를 만족시키기 위해서는 PDP의 방전효율 상승뿐만 아니라 무효전력을 감소 시켜야 한다. PDP의 구동 방법은 펄스로 밝기를 표현하기 때문에 커패시터에서 소모되는 무효전력이 매우 크다. 본 논문에서는 무효전력을 감소시키기 위해서 CLHS 구동 방법을 제안하였다. CLHS 방법은 에너지 회수회로에서  $C_{SS}$ 를

제거하고, GND로 연결하였기 때문에  $C_{SS}$ 에서 충전과 방전이 되면서 소모되는 무효전력을 감소시킬 수 있다. 실험결과 CLHS 구동 방법 적용으로 서스테인 펄스를 인가함에 따라 발생하는 무효전류를 약 10% 감소시킬 수 있었다. CLHS 구동 방법은 기존 구동 파형과 비교하여 휘도 특성도 거의 동일하기 때문에 효율을 개선할 수 있었다. CLHS 구동 방법은 방전 load가 감소할수록 효율이 감소하였으며, 방전 load가 20%일 때 약 5.35%의 효율이 개선되었다. 구동 특성도 기존 구동 방법에 비해 크게 차이 나지는 않았다. IEC62087 기준의 소비전력 측정 동영상이 20% 이하의 load에서 동작하기 때문에 방전 load가 작을수록 효율 상승효과가 좋은 CLHS 구동 방법은 IEC62087 기준의 소비전력감소에 크게 기여할 수 있을 것이라고 생각한다.

**감사의 글**

이 논문은 인천대학교 2010년도 자체연구비 지원에 의하여 연구되었음.

**참 고 문 헌**

[1] Gun-Su Kim, et al, "New addressing Method Using Overlapping Scan Time of AC-PDP", IEEE Transaction on Electron Devices, Vol. 52, No. 1, pp 11-16, January, 2005.

[2] H. Homma, et al, "Luminance Improvement of PDPs by an Extension of Light-Emission Duty to 90% with a HDTV Capability", SID '97 Digest, pp 285-288, 1997.

[3] J. K. Kim et al, "The addressing Characteristics of ac Alternating Current Plasma Display Panel Adopting a Ramping Reset Pulse", IEEE Transactions on Electron Devices, Vol. 48, No. 8, August, 2001.

[4] Gun-Su Kim, et al, "Reset Waveform for the Contrast Ratio Improvement of AC-PDP", IEEE Transactions on Electron Devices, Vol. 50, No. 7, pp 1705-1708, July, 2003.

[5] K. Sakita, et al, "Analysis of a Weak Discharge of Ramp-Wave Driving to Control Wall Voltage and Luminance in AC-PDPs", SID'00 Digest, pp 110-113, 2000.

[6] Gun-Su Kim et al, "Driving Method for Mis-discharge Improvement at Low Temperature in AC PDP", Transactions of KIEE. Vol. 58, No. 6, Jun, 2009.

[7] Gun-Su Kim et al, "Temperature Dependence of the Address Discharge at High Temperature in an AC-PDP", IEEE Transactions on Plasma Science, Vol. 38, No. 11, November, 2010.

[8] L. F. Weber, et al, "Energy recovery sustain circuit for the AC plasma display", in Proc. Society for Information Display Symp., pp. 92-95, 1987

**저 자 소 개**



**신재화 (申載華)**

1949년 12월 4일생. 1975년 인하대 전기공학과 졸업. 2004년 동 대학원 전기공학과 졸업(공학박사). 1975~2010 인천전문대학 전기과 교수, 2010년~현재 인천대 전기공학과 교수

Tel : 032-835-8431  
 Fax : 032-835-0773  
 E-mail : shinjh@incheon.ac.kr



**김근수 (金根秀)**

1976년 3월 20일생. 2000년 인하대 전기공학과 졸업. 2009년 동 대학원 전기공학과 졸업(공학박사). 2004년~2010년 LG전자 PDP 사업부 책임연구원, 2010년~현재 영진전문대학 전자정보통신계열 교수

Tel : 010-3304-7692  
 Fax : 053-940-5289  
 E-mail : kgs13152@hotmail.com