Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

A 12b 100MS/s 1V 24mW 0.13um CMOS ADC for Low-Power Mobile Applications

저전력 모바일 응용을 위한 12비트 100MS/s 1V 24mW 0.13um CMOS A/D 변환기

  • Received : 2010.05.27
  • Accepted : 2010.06.28
  • Published : 2010.08.25
Download PDF
⟨ Previous Next ⟩

Abstract

This work proposes a 12b 100MS/s 0.13um CMOS pipeline ADC for battery-powered mobile video applications such as DVB-Handheld (DVB-H), DVB-Terrestrial (DVB-T), Satellite DMB (SDMB), and Terrestrial DMB (TDMB) requiring high resolution, low power, and small size at high speed. The proposed ADC employs a three-step pipeline architecture to optimize power consumption and chip area at the target resolution and sampling rate. A single shared and switched op-amp for two MDACs removes a memory effect and a switching time delay, resulting in a fast signal settling. A two-step reference selection scheme for the last-stage 6b FLASH ADC reduces power consumption and chip area by 50%. The prototype ADC in a 0.13um 1P7M CMOS technology demonstrates a measured DNL and INL within 0.40LSB and 1.79LSB, respectively. The ADC shows a maximum SNDR of 60.0dB and a maximum SFDR of 72.4dB at 100MS/s, respectively. The ADC with an active die area of 0.92 $mm^2$ consumes 24mW at 1.0V and 100MS/s. The FOM, power/($f_s{\times}2^{ENOB}$), of 0.29pJ/conv. is the lowest of ever reported 12b 100MS/s ADCs.

본 논문에서는 DVB-H, DVB-T, SDMB 및 TDMB 응용과 같이 고해상도, 저전력 및 소면적을 동시에 요구하는 모바일 영상 시스템 응용을 위한 12비트 100MS/s 0.13um CMOS ADC를 제안한다. 제안하는 ADC는 3단 파이프라인 구조를 사용하여 고해상도 및 높은 신호처리속도와 함께 전력 소모 및 면적을 최적화하였다. 첫 번째 및 두 번째 MDAC 사이에 적용된 증폭기 공유기법은 기존의 증폭기 공유 시 입력 단을 리셋하지 않아 발생하였던 메모리 효과를 제거하기 위해 두개의 입력 단을 사용하였으며, 위상 일부가 중첩된 클록을 사용하여 스위칭 동안 발생하는 글리치를 최소화하여 출력 신호의 정착 시간 지연 문제를 줄였다. 마지막 단으로 사용되는 6비트 FLASH ADC에는 효과적인 2단 기준 전압 선택 기법을 적용하여 소비되는 전력 소모 및 면적을 줄였다. 제안하는 ADC는 0.13um 1P7M CMOS 공정으로 제작되었으며, 면적은 0.92 $mm^2$이고, 측정된 DNL 및 INL은 각각 0.40LSB, 1.79LSB의 최대값을 갖으며, 동적성능은 100MS/s의 동작속도에서 각각 최대 60.0dB의 SNDR과 72.4dB의 SFDR을 보여준다. 전력 소모는 1.0V 전원 전압 및 100MS/s 동작속도에서 24mW이며, FOM은 0.29pJ/conv.으로 최근까지 발표된 12비트 100MS/s급 ADC 중에서 가장 우수한 성능을 보여준다.

Keywords

References

  1. M. Waltari and K. A. I. Halonen, "1-V 9-Bit pipelined switched-opamp ADC," IEEE J. Solid-State Circuits, vol. 36, no. 1, pp. 129-134, Jan. 2001. https://doi.org/10.1109/4.896237
  2. H. Kim, D. Jeong, and W. Kim, "A 30mW 8b 200MS/s pipelined CMOS ADC using a switched-opamp technique," in ISSCC Dig. Tech Papers, pp. 284-285, Feb. 2005.
  3. K. Nagaraj, H. S. Fetterman, J. Anidjar, S. H. Lewis, and R. G. Renninger, "A 250-mW, 8-b, 52-Msamples/s parallel-pipelined A/D converter with reduced number of amplifiers," IEEE J. Solid-State Circuits, vol. 32, no. 3, pp. 312-320, Mar. 1997. https://doi.org/10.1109/4.557628
  4. J. Li, X. Zeng, L. Xie, J. Chen, J. Zhang, and Y. Guo, "A 1.8-V 22-mW 10-bit 30-MS/s pipelined ADC for low-power subsampling applications," IEEE J. Solid-State Circuits, vol. 43, no. 2, pp. 321-329, Mar. 2008. https://doi.org/10.1109/JSSC.2007.914253
  5. P. Y. Wu, V. S. Cheung, and H. C. Luong, "A 1-V 100-MS/s 8-bit CMOS switched-opamp pipelined ADC using loading-free architecture," IEEE J. Solid-State Circuits, vol. 42, no. 4, pp. 730-738, Apr. 2007.
  6. Y. J. Kim, K. H. Lee, M. H. Lee, and S. H. Lee, "A 0.31pJ/conversion-step 12-bit 100MS/s 0.13um CMOS A/D converter for 3G communication systems," IEICE Trans. on Electronics, no. 9, pp.1194-1200, Sept. 2009.
  7. S. Ryu, B. Song, and K. Bacrania, "A 10-bit50-MS/s pipelined ADC with opamp current reuse," IEEE J. Solid-State Circuits, vol. 42, no. 3, pp. 475-485, Mar. 2007.
  8. B. G. Lee and R. M. Tsang, "A 10-bit 50-MS/s pipelined ADC with capacitor-sharing and variable-gm opamp," IEEE J. Solid-State Circuits, vol. 44, no. 3, pp. 883-890, Mar. 2007.
  9. S. Limotyrakis, S. D. Kulchycki, D. Su, and B. A. Wooley, "A 150MS/s 8b 71mW timeinterleaved ADC in 0.18um CMOS," in ISSCC Dig. Tech Papers, pp. 258-259, Feb. 2004.
  10. T. N. Andersen, et al., "A 97mW 110MS/s 12b pipeline ADC implemented in 0.18um digital CMOS," in Proc. DATE, pp. 219-222, Mar. 2005.
  11. H. C. Choi, et al., "A 52mW $0.56mm^{2}$ 1.2V 12b 120MS/s SHA-free dual-channel Nyquist ADC based on mid-code calibration," in Proc. ISCAS, pp. 9-12, May 2008.
  12. S. M. Yoo, T. H. Oh, H. Y. Lee, K. H. Moon, and J. W. Kim, "A 3.0V 12b 120Msample/s CMOS pipelined ADC," in Proc. ISCAS, pp. 241-244, May 2006.
  13. T. Ito, D. Kurose, T. Yamaii, and T. Itakura, "55mW 1.2V 12-bit 100-MSPS pipelined ADCs for wireless receivecirrs," in ESSCIRC, pp. 540-543, Sept. 2006.