

PTAT 밴드캡 온도보상회로를 적용한 가변 이득 저잡음 증폭기 설계

論 文

9-4-3

Design of Variable Gain Low Noise Amplifier Using PTAT Bandgap Reference Circuit

최혁재, 고재형, 김군태, 이제광, 김형석*

Hyuk-Jae Choi, Jae-Hyeong Go, Koon-Tae Kim, Je-Kwang Lee, and Hyeong-Seok Kim

Abstract

In this paper, bandgap reference PTAT (Proportional to Absolute Temperature) circuit and flexible gain control of LNA (Low Noise Amplifier) which is usable in Zigbee system of 2.4GHz band are designed by TSMC 0.18 μ m CMOS library. PTAT bandgap reference circuit is proposed to minimize the instability of CMOS circuit which may be unstable in temperature changes. This circuit is designed such that output voltage remains within 1.3V even when the temperature varies from -40°C to -50°C when applied to the gate bias voltage of LNA. In addition, the LNA is designed to be operated on 2.4GHz which is applicable to Zigbee system and able to select gains by changing output impedance using 4 NMOS operated switches. The simulation result shows that achieved gain is 14.3~17.6dB and NF (Noise Figure) 1.008~1.032dB.

Keywords : Bandgap reference, PTAT, Gain Variable, LNA, Cascode, PCSNIM

I. 서 론

우리의 생활을 편리하게 하기 위해 휴대 장치들이 빠른 기술 발전을 하며 더불어 무선통신과 관련된 부문 역시 최근 크게 활용 영역이 넓어지고 있다. 이러한 무선통신을 이용하는 휴대 장치들의 RF 집적회로는 온도의 변화에 따라 CMOS 소자의 동작이 불규칙하다는 단점이 있다[1].

저잡음 증폭기는 수신부에서 가장 첫 단에 위치하여 혼합기나 전압제어발진기 등 다른 수신단 소자로 신호를 전달해 주는 역할을 한다. 안테나로부터 수신된 신호의 크기가 모두 다르기 때문에 저잡음 증폭기의 이득이 무조건 크다고 좋은 성능을 발휘하는 것은 아니다. 수신된 신호가 클 때, 불필요하게 신호를 또 증폭하게 된다면 전력

이 낭비되기 때문이다[2-4].

본 논문에서는 -40~50°C의 온도 변화에도 정전압원을 공급해 줄 수 있는 온도보상회로를 설계하였다. 그리고 사용자의 선택에 따라서 이득을 가변할 수 있는 저잡음 증폭기를 제안하였다. TSMC에서 제공한 CMOS 0.18 μ m 라이브러리를 이용하여 온도변화에 장인한 온도보상회로를 설계하고 저잡음 증폭기의 게이트 바이어스 전압에 적용하여 고온의 환경에서도 일정한 정전압원을 공급하도록 설계하였다.

부하 저항에 NMOS 스위치 4개를 동작시킴으로써 수신된 신호가 작을 경우 이득을 높이고, 수신된 신호가 클 경우 이득을 낮게 하여 전력이 낭비되지 되지 않도록 회로를 설계하였다.

또한, 설계한 저잡음 증폭기의 주파수 동작대역은 최근 많이 대두되고 있고 전 세계적으로 공용으로 사용하는 2.4GHz 대역의 Zigbee시스템에서 적용 가능하도록 선택하였다.

접수일자 : 2010년 10월 12일

최종완료 : 2010년 12월 13일

*김형석 : 중앙대학교 전자전기공학부

교신저자, E-mail : kimcaf2@cau.ac.kr

II. 본 론

1. 밴드갭 온도보상 회로

본 논문에서 설계된 온도보상회로는 RF 집적 회로에서 성능을 결정하는 중요한 회로 중 하나이다. 기본원리는 음의 온도계수 (temperature coefficient)를 갖는 BJT의 베이스-에미터 전압과 양의 온도계수를 갖는 열 전압을 적절한 크기로 증폭한 후 합함으로서 온도변화에 대한 기준전압 변화를 최소화하는 것이다.




그림 1. 제안한 밴드갭 온도보상 회로
Fig. 1. Proposed bandgap reference circuit

그림 1은 본 논문에서 제안한 밴드갭 온도보상 회로도이다. 온도 보상을 위한 열전압 발생을 위해 $R4$, $Q2$, $Q3$ 로 구성된 회로와 각각의 트랜지스터에 같은 전류를 공급하기 위한 4개의 Cascode 전류원을 사용하였다. $Q2$ 는 $Q3$ 보다 에미터 면적 이 n 배 크다. 이 2개의 BJT에 흐르는 전류가 같고, $M11$ 의 드레인 전압과 $M12$ 의 드레인 전압이 같다면 그 전류는 PTAT(Proportional to Absolute Temperature)전류가 되며 식 (1)과 같다.

$$I = \frac{2 \cdot \ln(n) \cdot V_t}{R_4} \quad (1)$$

여기서 $V_t = kT/q$ 이다. 같은 전류가 $M7$ 과 $M13$ 으로 구성된 Cascode 전류원을 통해 $R3$ 와 $Q1$ 에 전달되므로, 출력 전압 V_{ref} (V_{out})는 밴드갭 기준전압이 되며 식 (2)로 주어진다.

$$V_{ref} = V_{EB1} + \frac{R_3}{R_4} \cdot \ln(n) \cdot V_t \quad (2)$$

V_{EB1} 는 음의 온도계수를 가지며, 열 전압 V_t 는 양의 온도계수를 갖기 때문에 V_t 의 계수를 적절한 값으로 설정을 하면 V_{ref} 의 온도계수를 최소화할 수 있다.

$M11$ 와 $M12$ 의 드레인 전압을 같게 해주고, BJT들에 같은 전류를 공급하기 위해 간단한 증폭

기를 사용하였다. $M15$, $M16$, $M19$ 는 증폭기의 차동 입력단을 구성하며, 증폭기의 부하(load)로는 $M2$, $M3$, $M8$, $M9$, $R1$, $R2$ 로 구성된 self-biased Cascode 전류복사회로를 사용한다. $M4$, $M10$, $M18$ 들로 구성된 회로를 사용하여 증폭기의 bias 전류를 PTAT 전류와 같게 함으로서 증폭기의 systematic offset을 제거할 수 있다. 이 구조는 self-biased 구조이므로 zero-current state가 발생 할 수 있기 때문에 start-up 회로가 필요하다. $M14$ 가 이러한 역할을 하며, 스위치로 사용되는 $M1$ 과 $M17$ 은 power-down mode를 위해 사용된다.

온도 보상을 위한 밴드갭 기준회로 및 PTAT를 포함한 RF 회로를 구성한 뒤 설계한 가변 이득 저잡음 증폭기의 게이트 바이어스 전압을 공급하는데 적용할 수 있도록 구성한다. 그림 2는 온도의 변화에 따라 전압을 보상하여 시스템에 균일한 전압을 전달하기 위해 설계한 회로이다.




그림 2. 설계한 PTAT 회로도
Fig. 2. Designed PTAT circuit

2. Cascode 구조의 저잡음 증폭기

Cascode 구조는 공통 소스 방식의 $M1$ 과 공통 게이트 방식의 $M2$ 가 합쳐진 구조이다. $M2$ 는 앞에서 언급한 데로 공통 게이트 구조로서 출력과 입력 사이의 격리도를 증가시켜준다. 즉, 저잡음 증폭기 뒷단에 바로 연결되는 혼합기로부터 LO 신호가 들어오는 것을 최대한 억제하는 특징을 갖는다[5]. Cascode 구조에서 저잡음 증폭기의 가장 중요한 요소인 잡음지수는 바이어스 전류와 거의 무관하고, 단지 게이트와 소스의 저항과 인터터의 입력 임피던스의 값에 의해 결정된다. 이는 Cascode 저잡음 증폭기를 최소화된 입력 임피던스에 의해 저전력으로 설계할 수 있다는 것을 의미한다.

그림 3은 PCSNIM방법을 사용한 Cascode 구조의 저잡음 증폭기의 회로도이다. PCSNIM 구조는 일정한 전력 소모를 유지하면서 입력 매칭과 노

이즈 매칭을 동시에 만족시키는 방법으로 일반적인 Cascode 구조에 C_{ex} 가 추가된 형태이다[6]. 이는 적은 전력을 소모하기 위해서는 트랜지스터의 크기, 즉 C_{ex} 가 작아야 하는데, 이는 곧 큰 L_s 값을 필요로하게 된다.




그림 3. PCSNIM을 적용한 Cascode 저잡음 증폭기
Fig. 3. LNA of Cascode Structure using PCSNIM

하지만, L_s 가 커지게 되면 Z_{in} 의 커지기 때문에 NF 특성이 나빠지게 된다. 이를 방지하기 위해 추가적인 C_{ex} 를 연결함으로써, NF 가 커지는 것을 방지할 수 있다. 하지만, C_{ex} 가 커진다면, 이득이 낮아지기 때문에 적절한 값의 C_{ex} 와 L_s 를 선택하는 것이 중요하다[7].

그림 4는 그림 3의 소신호 등가모델을 표현한 것이다. 그림 5에서 $\overline{I_{ind}^2}$ 은 channel thermal noise 전류를 나타내며, $\overline{I_{ng}^2}$ 는 gate-induced noise 전류를 나타낸다.




그림 4. 그림 3의 소신호 등가모델
Fig. 4. Small signal equivalent circuit of Fig. 3

channel thermal noise 전류와 gate-induced noise 전류는 서로 상관관계가 있으며 상관 계수는 식 (3)으로 나타낼 수 있다.

$$c \equiv \frac{\overline{i_{ng} \cdot i_{nd}}}{\sqrt{\overline{i_{ng}^2}} \cdot \sqrt{\overline{i_{nd}^2}}} \quad (3)$$

그림 4의 소신호 등가회로에서 noise parameter를 계산하면 식 (4), (5)와 같다[8].

$$R_n = \frac{\gamma}{\alpha} \frac{1}{g_m} \quad (4)$$

$$NF = NF_{min} + \frac{R_n}{R_s R_{opt}^2} (R_s - R_{opt})^2 \quad (5)$$

R_s 는 입력 소스 임피던스의 실수부로 R_{in} 과 R_{opt} 사이에서 절충되는 값이다. 이는 R_s 값의 결정에 따라 달성하고자 하는 이득과 잡음 지수의 정도가 절충될 수 있음을 의미한다. R_s 의 값은 또한 L_s 값에 의존적이므로 적절한 L_s 값이 결정에 따라 설계 최적화를 이룰 수 있을 것이다. 그림 5에서 저잡음 증폭기의 입력 임피던스는 식 (6)과 식 (7)로 나타낼 수 있다.

$$Z_{opt} = \alpha \sqrt{\frac{\delta}{5\gamma(1-|c|^2)}} + j \left(\frac{C_t}{C_{gs}} + \alpha |c| \sqrt{\frac{\delta}{5\gamma}} \right) \quad (6)$$

$$/w C_{gs} \left\{ \frac{\alpha^2 \delta}{5\gamma(1-|c|^2)} + \left(\frac{C_t}{C_{gs}} + \alpha |c| \sqrt{\frac{\delta}{5\gamma}} \right)^2 \right\}$$

$$- s L_s$$

$$Z_{in} = s L_s + \frac{1}{s C_t} + \frac{g_m L_s}{C_t} \quad (7)$$

그림 3의 회로에서 입력 매칭과 노이즈 매칭을 동시에 만족시키기 위해서는 식 (8)부터 (11)까지를 모두 만족해야 한다.

$$Re[Z_{opt}] = Re[Z_s] \quad (8)$$

$$Im[Z_{opt}] = Im[Z_s] \quad (9)$$

$$Im[Z_{in}] = - Im[Z_s] \quad (10)$$

$$Re[Z_{in}] = Re[Z_s] \quad (11)$$

3. 가변 이득 저잡음 증폭기 회로 설계

그림 5는 이득을 가변할 수 있는 저잡음 증폭기의 회로도이다. 앞서 설계한 온도보상회로의 출력 전압을 트랜지스터의 게이트 바이어스 전압으로 공급함으로써 온도변화에도 안정적인 동작을 하도록 적용하였다. 그리고 이득을 가변하기 위해 4개의 병렬 트랜지스터가 스위치로 동작됨으로써 부하 저항인 R_d 와 합쳐져 이득을 제어한다[9].

낮은 이득을 원할 경우 1개의 트랜지스터만 동작시키고, 반대로 안테나에서 수신된 신호가 낮을 때에는 모든 트랜지스터를 동작시켜 높은 이득을 얻는다.




그림 5. 설계한 저잡음 증폭기 회로
Fig. 5. designed gain variable LNA

III. 시뮬레이션 결과

1. 온도보상회로의 시뮬레이션 결과

온도보상회로는 온도의 변화에 상관없이 시스템에 일정한 전압을 전달하기 위해 설계한 회로이다. 시뮬레이션 결과 $-40\sim50^{\circ}\text{C}$ 에 따라 전압 변화를 보면 $1.3\sim1.35\text{V}$ 로 거의 일정하지만 온도 보상을 위해 약간의 변화하는 것을 볼 수 있다. 표 1은 온도에 따른 밴드갭 온도보상 회로의 출력 전압을 나타냈다.

표 1. 온도에 따른 출력 전압
Table 1. Output voltage according to temperature

온도	출력 전압(V)
27	1.317
-40	1.303
55	1.360

2. 가변이득 저잡음증폭기의 시뮬레이션 결과

Cascode 구조는 입력과 출력단 사이의 격리도가 크기 때문에 매칭하는 경우 서로에게 큰 영향을 미치지 않는다. 앞에서 언급했듯이 일단 입력 단은 잡음 지수를 최소화하기 위해 인덕터와 저항 성분을 최소화하는 것이 좋다. 또한, RF 신호에 섞여 있을지 모르는 DC 성분을 제거하기 위해 DC 차단 역할을 하는 캐패시터를 입력과 출력단에 포함해야 한다.


표 2에서 NMOS를 모두 동작시켰을 때와 하나만 동작시켰을 때의 시뮬레이션 결과이다. 표 2에서 보는 것과 같이 높은 이득과 낮은 이득일 경우를 비교했을 때 약 3.3dB 의 가변 이득을 가진 것을

확인할 수 있고, 잡음 지수의 지표는 크게 변동 없이 이득만 조절할 수 있다는 것을 알 수 있다.


표 2. 시뮬레이션 결과 비교
Table 2. Comparing simulation result

	High Gain	2 NMOS on	2 NMOS on	Low Gain
S11 (dB)	-28.111	-18.727	-17.033	-12.749
S22 (dB)	-29.157	-23.577	-17.545	-9.690
S12 (dB)	-36.837	-35.238	-34.373	-31.257
Gain (dB)	17.63	16.37	15.80	14.391
NF	1.008	1.010	1.015	1.032
Power (mW)	14.47	13.57	12.89	12.42

또한, 온도를 $-40\sim50^{\circ}\text{C}$ 의 범위로 변화시키며 NMOS 4개를 모두 on 시킨 상태에서 설계한 온도보상회로를 LNA의 게이트 바이어스로 적용한 경우와 적용하지 않은 경우의 이득 변화를 비교하였다. 그림 9는 온도보상 회로를 적용한 경우와 적용하지 않은 경우의 시뮬레이션 결과이다.



(a)



(b)

그림 9. 온도에 따른 이득 변화
(a) 미적용, (b) 온도보상 회로 적용
Fig. 9. Change according temperature
(a) not using, (b) using Bandgap reference

그림 9를 보면 이상적인 전압공급을 할 경우 온도 변화에 따라 전압의 크기가 변화하지 않아 온도에 따른 보상이 이루어지지 않기 때문에 이득이 약2~3dB 변화하는 것을 볼 수 있다. 그러나 온도보상회로를 적용한 경우 온도의 변화에 따라 그에 따른 전압을 증가시키고 감소시키면서 출력전압을 일정히 보상해주기 때문에 이득 변화가 거의 없는 것을 알 수 있다.

IV. 결 론

본 논문에서는 TSMC에서 제공한 CMOS 0.18 μm 라이브러리를 이용하여 온도보상회로와 가변 이득 저잡음 증폭기를 설계하였다. RF 시스템은 온도 변화에 민감하므로 정전압원을 공급하는 밴드캡 온도보상회로를 설계하여 온도변화에 따라 집적회로가 안정하게 동작하도록 하였다. 또한, 2.4GHz 주파수 대역에서 이득을 제어할 수 있는 가변 이득 저잡음 증폭기의 회로를 설계하였다. 설계한 회로의 시뮬레이션 결과 2.4GHz 대역에서 이득의 동작범위가 14.3~17.6dB로 약 3.3dB의 가변성을 가졌지만, 잡음지수는 1.008~1.032dB로 거의 일정한 것을 확인하였다.

가변이득 저잡음 증폭기는 스위치 트랜지스터의 추가를 통해 제어하고자 하는 이득의 범위를 확대하는 것도 가능하다. 하지만 잡음 지수를 고려하고, 스위치 트랜지스터의 추가로 이득을 높이는데 한계가 있다. 때문에 이득의 최고치를 높일 필요가 있는 경우에는 출력 신호에 공통 소스 증폭기 구조를 추가함으로써 출력단 신호의 최대크

기를 증가시키는 것이 효과적일 것으로 사료된다.

[참 고 문 헌]

- [1] B. Razavi, *Design of Analog CMOS Integrated Circuits*, McGraw Hill, pp. 377-400, 2001.
- [2] Y. S. Hwang, "Design of 2~2.4GHz Variable Gain LNA and 2.4 GHz Low Power Folded RF Front-End," 한국정 보통신대학교 석사학위논문, 2006.
- [3] Y. S. Wang and L. H. Lu, "5.7 GHz low-power variable-gain LNA in 0.18 um CMOS," *Electronics Letters*, Vol. 41, Issue 20, pp. 66-68, 2005.
- [4] T. K. K. Tsang and M. N. El-Gamal, "Gain and frequency controllable sub-1 V5.8 GHz CMOS LNA," *IEEE International Symposium on Circuits and Systems*, Scottsdale, AZ, USA, Vol. 4, pp. 795-798, 2002.
- [5] 임명희, "Optimal Design of LNA with Internal Tuning Circuit," 충북대학교 석사학위 논문, 2003.
- [6] P. Andreani and H. Sjoland, "Noise Optimization of an inductively degenerated CMOS low noise amplifier", *IEEE Transactions on Circuits and Systems*, vol. 48, pp. 835-841, 2001.
- [7] T. K. Nguyen, C. H. Kim, G. J. Ihm, M. S. Yang and S. G. Lee, "CMOS Low-Noise Amplifier Design Optimization Techniques," *IEEE Transactions on Microwave Theory Techniques*, vol. 52, pp. 1433-1442, 2004.
- [8] T. H. Lee, *The Design of CMOS Radio-Frequency Integrated Circuits*, 2nd edition, Cambridge Press, 2005.
- [9] H. C. Lai and Z. M. Lin, "A low noise gain-variable LNA for 802.11a WLAN," *Proceedings of the IEEE Conference on Electron Devices and Solid-State Circuits*, pp. 973-976, 2007.

Biography




최혁재

2009년 서울산업대학교 전자정보공학과 졸업
2011년 중앙대학교 전자전기공학부(공학석사)
<관심분야> RFIC Circuit Design, RFID
<e-mail> hjchoi0822@naver.com



고재형

2004년 중앙대학교 전자전기공학부 졸업
2008년 중앙대학교 전자전기공학부(공학석사)
2008년 ~ 현재 중앙대학교 전자전기공학부(박사과정)
<관심분야> 초고주파 회로설계, 안테나,
최적 설계
<e-mail> kojh77@gmail.com



김 군 태

2008년 서경대학교 정보통신공학과 졸업
2010년 중앙대학교 전자전기공학부(공학석사)
2010년 ~현재 중앙대학교 전자전기공학부(박
사과정)
<관심분야> 초고주파 부품 소자 설계, 최적
설계, Antenna

<e-mail> andorr@naver.com



이 재 광

2010년 중앙대학교 전자전기공학부 졸업
2010년 ~현재 중앙대학교 전자전기공학부(석
사과정)
<관심분야> RFIC circuit design,
Patch Antenna Design

<e-mail> yongdamdong@hanmail.net



김 형 석

1985년 서울대학교 전기공학 졸업
1987년 서울대학교 전기공학(공학석사)
1990년 서울대학교 전기공학(공학박사)
1990년 ~2002년 순천향대학교 정보기술공학부
부교수

1997년 ~1998년 R.P.I 미국 방문교수

2002년 ~현재 중앙대학교 전자전기공학부 교수

<관심분야> 전자장 및 수치해석, RF 및 마이크로웨이브 소자 해
석 및 설계

<e-mail> kimcaf2@cau.ac.kr