

진도-제주 HVDC 시스템의 동특성 해석

논문
59-7-4

Dynamic Characteristics Analysis of Jindo-Cheju HVDC System

김 찬 기* · 이 석 진†
(Chan-Ki Kim · Seok-Jin Lee)

Abstract – The case that HVDC system is connected to the strong AC network has little the considering problems. However, because there are many problems(example for voltage stability, inertia and low frequency resonance) in case of connecting the weak AC system, a detailed attentions are needed. In particular, because HVDC system can control the flow of AC network freely, have to contain the range of stability and safe operation range.

This paper deals with HVDC control algorithms, which are operated within 1 second on viewpoint of time domain, that is, transient stability. The target of HVDC introduced in this paper is Jindo-Cheju HVDC system, which will be operated at 2011. And the introduced algorithm can be actually implemented to Jindo-Cheju HVDC system.

Key Words : HVDC, HVDC Feasibility Study

1. 서 론

HVDC 시스템은 관성이 영(零: Zero)인 발전기의 특징과 고조파를 발생시키는 고조파 원 그리고 전력계통을 연계하는 변압기의 특징을 모두 가지고 있다. 이러한 특징은 계통에서 다양한 현상을 유발할 수 있기에 기존의 발전기나 변압기 해석모델을 이용해서 시스템을 해석하는 것은 한계가 있기 때문에 HVDC 시스템을 가진 해석모델의 개발이 필수적이다. 그림 1은 전력계통에서 일어날 수 있는 계통현상과 계통제어종류를 시간의 함수로 표현한 것이다. 그림 1에서 보는 바와 같이 경제성평가 부분은 샘플링 타임이 Per Hour단위인 반면, 서지현상은 Per μ s단위를 가진다. 이러한 계통현상을 동시에 해석할 수 있는 기술은 아직은 확립되어 있지 않기 때문에 각각의 현상에 대하여 각각의 해석용 프로그램을 이용하여 해석하는 것이 일반적이다. 그림 1(b)에서 보여주는 그림은 시간에 따른 계통현상을 해석하는 프로그램의 종류와 영역을 보여주고 있는 것으로 HVDC 시스템을 해석하기 위해서는 계통관점과 HVDC 기기관점에서 별도로 해석해야 하는데, 발전기와 송전계통이 포함된 전력계통을 해석하기 위해서는 PSS/E프로그램을 이용해야 하고, HVDC 시스템과 계통간의 현상을 해석하기 위해서는 EMTDC와 같은 프로그램을 이용해야 한다.

본 논문은 2011년도 준공예정인 진도-제주 HVDC 시스템의 동특성을 해석하기 위해서 EMTDC 프로그램을 이용하여 HVDC 과도해석프로그램을 개발하였으며 이에 대한 검증내용을 담고 있다.

* 정회원 : 한전 전력연구원 책임연구원

† 교신저자, 정회원 : 한전품질검사소장

E-mail : leeseokj@kepco.co.kr

접수일자 : 2010년 5월 18일

최종완료 : 2010년 6월 18일




그림 1 시간영역에 계통현상

Fig. 1 AC network phenomena according to time domain

2. 진도-제주 HVDC 시스템의 특성곡선 결정

진도-제주 HVDC 시스템은 Bipole $\pm 250[\text{kV}]$ 와 800[A]의 정격을 가지고 있으며 신뢰성과 확장성을 고려하여 Double

Monopole로 구성되었다. 본 프로그램은 HVDC 시스템의 과도현상을 검토하기 위해서 AC계통은 SCR(Short Circuit Ratio) 기반의 1기 무한대 모션으로 축약하였으며, HVDC 시스템은 1도의 오차를 고려하여 50us의 챔플링타임을 갖는 모델로 개발되었으며, 프로그램의 주된 해석 범위가 HVDC 제어기와 시스템 과도현상으로 한정하였다.

HVDC 시스템의 동작특성을 결정짓는 V-I(전압-전류) 특성곡선은 다음과 같은 절차에 의해서 결정된다.

첫 번째로, 정상상태에서 렉티파이어의 주제어를 전류제어로 할 것인지 아니면, 인버터의 주제어를 전류제어로 할 것인지를 결정해야 한다. 일반적으로 렉티파이어에서 전류제어를 하는 경우가 대부분이나 계통상황이나 통신선의 신뢰성이 보장되지 않는 경우에는 인버터에서 주제어기로 전류제어를 수행한다. 그리고 부제어기(Secondary Controller)를 선택하는 경우에는 무효전력을 최소화하거나 시스템의 손실을 최소화 하기 위해서 점호각 최소제어(α_{min})나 소호각 최소제어(γ_{min})를 선택한다. 만약 계통의 안정도를 고려한다면, 전압제어기가 선택되어 질수 있는데, 이는 전적으로 계통상황을 고려해야 한다.

두 번째로, HVDC 시스템의 V-I특성곡선에서 HVDC의 운전영역은 다음과 같이 제한될 수 있다. 우선적으로 HVDC의 운전영역은 과전압을 제한하는 V_d -max이내에서 존재해야 하고, 시스템이 견딜 수 있는 과전류영역(그림 2에서 I_d -max)이내, 그리고 전류의 불연속에 의해서 벨브에 스트레스가 가해지는 것을 막기 위한 I_d -min영역 이후에서 HVDC는 동작한다. 또한, 과도한 손실과 무효전력 불안정을

막기 위해서 안정도 제한 곡선(Stability limit)이내에서 존재해야 한다.




그림 2 HVDC 시스템의 V-I특성곡선 Limit
Fig. 2 V-I characteristics curve limit of HVDC system




그림 3 진도-제주 HVDC 시스템 제어 특성곡선(1)

Fig. 3 Control characteristics curve of Jindo-Cheju HVDC diagram(1)

표 1은 진도-제주 HVDC 시스템의 운전 조건을 보여주는 것으로 렉터파이어 단은 전류제어를 수행하고, 인버터 단은 전압제어를 수행하는 경우를 보여준다. 표 1에 따라 진도-제주 HVDC 시스템의 전압-전류 운전조건을 구해보면 다음과 같다.

표 1 진도-제주 HVDC 시스템의 운전조건

Table 1 Operation Condition of Jindo-Cheju HVDC 시스템

	Rectifier	Inverter
운전 각	13도	23도
중첩 각	22.66도	17.20
운전전압	256.5[kV]	256.5[kV]
운전전류	798[A]	798[A]

그림 4에서 렉터파이어 단의 특성곡선 ABCDE의 존재목적을 분석해 보면, AB라인은 전압제어 특성을 보여주고 있다. AB라인의 목적은 인버터 단에서 제어기가 고장이 발생한 경우나 통신선이 고장이 발생한 경우에 렉터파이어 단의 전압을 제한하는 것이다. 또한, BC라인의 목적은 2가지로써 HVDC 벨브에 최소 점호각을 보장하고 렉터파이어에서 전압이 강하한 경우에 특성곡선이 인버터의 전압곡선과 교점(운전점)이 생기는 것이 용이하게 하기위해서 존재하는 것이다




그림 4 진도-제주 HVDC 시스템 제어 특성곡선(2)

Fig. 4 Control characteristics curve of Jindo-Cheju HVDC diagram(2)

그림 4에서 CD라인은 전류제어 특성곡선이며, DE는 VDCOL(Voltage Dependant Current Order Limit)라인으로써 전압이 0.7p.u이하로 떨어지는 경우에 동작하고, VDCOL의 전류 지령값은 전류 지령값의 0.5로 계산된다. 이러한 특성곡선은 그림 5에서 보는 바와 같이 HVDC의 전압안정도와 과도안정도를 고려하여 결정되었다.




그림 5 진도-제주 HVDC 시스템 제어기 안정도 커브

Fig. 5 Control stability curve of Jindo-Cheju HVDC system

또한, 그림 4에서 보여주는 인버터 단의 특성곡선 VWXYZ의 특성은 다음과 같다. YZ라인은 Y제어기를 보여주는 것이며, XY라인은 전압제어기특성을 보여주고 있다. 그리고 WX라인은 전류제어기 특성이며, VW라인은 인버터 단의 VDCOL라인으로써 고장 후에 HVDC시스템의 고장회복속도, 무효전력 특성 그리고 AC계통의 충격최소화를 목적으로 한다. 그림 4에서 보여주는 HVDC특성곡선을 구현하기 위한 HVDC제어기의 제어값은 표 2에서 보여주고 있다.

표 2 진도-제주 HVDC 시스템의 자령 값

Table 2 Reference value of Jindo-Cheju HVDC system

		Rectifier	Inverter
①	α_{Max}	165도	165도
②	α_{Min}	2도	38도
③	γ_{Ord}	30도	15도
④	전압	1.1p.u	1.0p.u
⑤	전류	1.0p.u	0.9p.u
⑥	AC전압	1.3p.u	1.3p.u

그림 4에서 보여주는 진도-제주 HVDC 시스템의 특성곡선을 구현하기 위한 HVDC 제어기의 제어입력 값은 표 2와 같다. 표 2 ①의 회색박스에서 α_{Max} 는 HVDC제어기가 소호되는 최소 각을 표현한 것으로 $\alpha_{Max} = 180^\circ - \gamma_{min}$ 에 의해 구해진다. 또한 표 2의 ②의 회색박스로 표현된 α_{Min} 은 인버터 단에서 출력되는 최소 점호각을 표현한 것으로 $\alpha_{Min} = 90^\circ - \gamma_{ord} - \mu$ (중첩각)으로 구해진다. 그림 6은 표 2의 ②의 개념을 표현한 그림이다. 그리고 표 2의 ③의 회색박스로 표현된 γ_{Ord} 은 렉터파이어가 브록킹될 때, 즉 렉터파이어가 인버터 모드로 전환되어 HVDC를 회생제동시킬 때 정류실폐를 피하기 위해서 설정된 값이다.




그림 6 진도-제주 HVDC 시스템의 운전각

Fig. 6 Operation angle of Jindo-Cheju HVDC system

3. 진도-제주 HVDC 시스템의 제어기 구조

2장에서 보여준 특성곡선을 구현하기 위해서 HVDC 시스템의 제어기구조를 살펴보면 다음과 같다.




그림 7 시간영역에 따른 HVDC 시스템의 동작 영역

Fig. 7 Operation area of HVDC system according to time domain

HVDC 시스템은 기본적으로 계층제어구조를 가지고 있는 것으로 그림 2-2에서 보는 바와 같이 계통의 제어목적과 시정수 그리고 응답특성에 따라 Master제어기, Pole제어기 그

리고 Phase 제어기로 구성되어진다. 각 제어기의 특성과 역할을 분석해 보면,

- Master 제어기 : 주파수 제어, 통합제어
10s 이상의 시정수
- Pole 제어기 : HVDC 제어(전류, 전압제어)
10ms 이상의 시정수
- Phase 제어기 : 컨버터 벨브제어
10us 이상의 시정수

그림 8(a)는 제주 HVDC 시스템의 제어기 구조와 제어함수를 보여주고 있으며, 그림 8(b)는 Master제어기와 Pole제어기 그리고 Phase제어기의 피드백 루프와 셈플링타임(시정수 혹은 응답시간)을 보여주고 있다. 그림 8(a)에서 보여주는 각 제어기의 제어함수와 역할은 다음과 같다




그림 8 진도-제주 HVDC 시스템 제어 계층도

Fig. 8 Control level of Jindo-Cheju HVDC system

- Master 제어기 : 계통제어기

- 필터 스위칭 함수 : 부하증가에 따른 무효전력보상
- MMI : HVDC와 운전자 사이의 인터페이스

- 주파수 운전 : 계통의 주파수제어
- Power Rate Limit : 계통의 부하증가율 설정
- Current Rate Limit : 전류의 증가율설정
- Power 배분기 : HVDC 시스템사이의 부하 배분
(그림 9 참조)
- Power Reversal : 조류역전기능(그림 10 참조)




그림 9 부하 배분기

Fig. 9 Load Distributor




그림 10 조류역전 알고리즘

Fig. 10 Power Reversal Algorithm

- Pole 제어기 : HVDC 제어
- 주파수 제어기 : 주파수 제어
- Current Control : 전류 제어부분
- Loop Control : 조류역전 또는 시스템 정지시의 점호각을 수정하는 부분
- Voltage Control : 전압제어기
- Blocking Control : 시스템 정지시의 시퀀스
- Current Balancing : 두 개의 Pole의 전류를 보정하는 부분
- Tap-Changer : 변압기의 텁을 조정하는 부분
- Power Control : 전력제어

○ Phase 제어기

- AC voltage Measurement : 계통의 전압측정
- Phase Limit : 알파와 감마를 측정하고 보호회로를 만드는 부분
- Oscillator : 등간격 펄스를 만들어내는 부분
(그림 11 참조)
- Loop Control : 전압, 전류제어기
- Ring Counter : 연속펄스를 연속적으로 싸이리스터에 보내주는 부분





그림 11 Oscillator

Fig. 11 Oscillator


4. 시뮬레이션 및 검토

본 논문에서 시뮬레이션 조건은 HVDC 시스템의 동특성을 확인하는 단계이기 때문에 가급적 강인한 계통 조건(SCR: 4이상)에서 시뮬레이션을 수행하였다. 그림 12는 시뮬레이션을 수행한 EMTDC환경을 보여주는 것으로 보통 HVDC 시스템이 전기적으로 1도의 오차를 가지고 있기 때문에 시뮬레이션 타임은 50us로 선택하였다. 그리고 제어기 레벨은 제어기 특성을 확인할 수 있는 10ms이상의 시간 영역을 선택하였다.


그림 13은 앞장에서 설명한 HVDC 제어기를 EMTDC모델로 구현하여 시뮬레이션을 수행한 과정이다.



(a) AC 전압



(b) DC 전압



(c) DC 전류






그림 12 시뮬레이션에 사용된 EMTDC프로그램 화면
Fig. 12 EMTDC program screen used in simulations.




(d) DC 전류((c)그림을 확대)




(g) 인버터 주파수

그림 13 렉티파이어 단에서 단상 지락 시 HVDC응답파형
Fig. 13 HVDC waveforms of single line ground fault at rectifier end



(e) 렉티파이어 접속각




(f) 렉티파이어 소호각

그림 13은 HVDC 시스템의 렉티파이어 단에서 단상 지락을 발생시킨 경우의 응답파형으로써, 과형 (c)에서와 같이 HVDC 밸브의 DC전류에 60Hz 기본파성분이 그대로 인가되는 것을 볼 수 있으며(과형 (d)는 과형 (c)를 확대한 그림), 고장시에는 정상적인 제어동작이 수행되지 않으나 고장이 해소된 뒤에는 정상적인 동작을 보여주고 있다.


그림 14는 그림 13과 같은 조건에서 HVDC 시스템의 렉티파이어 단에서 3상 지락사고를 발생시킨 경우의 파형으로써, 이 경우는 단상지락사고와 다르게 DC 전류에 반복되는

고장전류가 인가되지 않음을 알 수 있다. 이러한 사실은 일반적인 AC계통에서는 3상사고가 AC시스템에 큰 충격을 주는 것이 일반적이나 HVDC 시스템에서는 경우에 따라서는 단상사고가 시스템에 더 큰 충격을 줄 수 있음을 의미한다.


또한, 본 논문에서는 HVDC 시스템을 주파수 모드에서 시뮬레이션을 수행하였으며 계통의 주파수 측정은 발전기나 동기조상기가 아니라 계통의 모션 주파수를 PLL을 이용하여 측정하였다. 이러한 경우에는 모션전압이 상실이나 고장시에 주파수의 측정이 어렵기 때문에 새로운 보호 알고리즘을 사용하여야 하며, 정밀도나 신뢰도에 대한 문제를 재평가해야 한다. 참고로 PLL에는 D/Q Type PLL과 Arc-Tangent PLL이 있는데 D/Q type PLL은 구현이 간단하고 신뢰도가 높은 반면 정상상태에서 2차고조파를 발생시키며, 계통의 고장상태에 따라 제어개인이 바뀌어야 하는 단점 때문에 본 논문에서는 Arc-Tangent PLL을 사용하였다.




(a) AC전압




(b) DC 전압




(c) DC 전류



(d) 페리파이어 점호각



(e) 페리파이어 소호각



(f) 인버터 주파수

그림 14 페리파이어 단에서 3상 지락 시 HVDC응답파형

Fig. 14 HVDC waveforms of three phase ground fault at rectifier end

5. 결 론

본 논문은 진도-제주 HVDC 시스템의 동특성에 관한 내용을 담고 있다. HVDC 시스템은 매우 빠른 제어동작을 수행하며, 계층적으로 각 제어기가 각각 다른 역할을 수행하기 때문에 세밀한 제어동작을 관찰해야 한다. 따라서, HVDC의 제어개인과 제어지령 값의 설정이 매우 중요하며, 페리파이어단의 고장과 인버터단의 고장 시에도 제어특성이 견고히 유지될 필요가 있다. 본 논문에서 다루는 제어특성은 이러한 요구사항을 반영한 논문이며, 제어개인 설정에 관한 내용은 좀 더 검토되어야 할 사항으로 사료된다.

참 고 문 헌

- [1] A. Ghosh, S. Devadas, K. Keutzer and J. White, "Estimation of Average Switching Activity in Combinational and Sequential Circuits," ACM/IEE Design Automation Conf., pp. 253-259, 1992.
- [2] F.N. Najm, "A Survey of Power Estimation Techniques in VLSI Circuits," IEEE Trans. on VLSI Systems, pp. 446-455, Dec. 1994.
- [3] J. Monteiro, S. Devadas, and B. Lin, "A Methodology for Efficient Estimation of Switching Activity in Sequential Logic Circuits," ACM/IEEE Design Automation Conf., pp. 12-17, 1994.
- [4] R. Burch, F. N. Najm, P. Yang, and T. N. Trick, "A Monte Carlo Approach for Power Estimation," IEEE Trans. on VLSI systems, vol. 1, No. 1, pp.63-71, March 1993.
- [5] A. Papoulis, Probability, Random Variables, and Stochastic Processes, 3rd Edition, New York: McGraw-Hill, 1991.

저 자 소 개



김 찬 기 (金 燦 起)

1968년생. 1996년 중앙대학교 대학원졸업
(공박). 1996년 한국전력공사 전력연구원
입사. 현재 전력연구원 책임연구원



이 석 진 (李 錫 珍)

1957년생. 1982년 서울대학교 대학원졸업.
1997년 한국전력공사 송변전기술팀장
2001년 계통계획팀장 현재 한전품질검사
소장