

논문 2010-47SD-2-12

부정합 감지 복제 전하 펌프를 이용한 자동 전류 보상 전하 펌프의 설계

(A Design of an Automatic Current Correcting Charge-Pump using
Replica Charge Pump with Current Mismatch Detection)

김 성 근*, 김 영 신*, 부 영 건*, 박 준 성*, 허 정**, 이 강 윤**

(Seong Geun Kim, Young Shin Kim, Young Gun Pu, Joon-Sung Park, Jeong Hur, and Kang-Yoon Lee)

요 약

본 논문에서는 공정, 전압, 온도 변화에도 전하 펌프의 전류부정합을 자동으로 보정하기 위한 전하 펌프 구조를 제안한다. 일반적으로 위상 동기 루프의 위상 잡음 및 스퍼 성능을 향상시키기 위해서 전하 펌프의 전류부정합을 최소화해야 한다. 전류 부정합을 보정하기 위해서 복제 전하 펌프로부터 전류 복사를 통해 어떠한 경우에도 실제 전류 차이만큼을 피드백 하도록 하는 방법을 제안하였다. 이 방법은 전하 펌프의 전류부정합을 해결하기 위한 여러 가지 방법 중에서도 상대적으로 간단한 회로로 구성할 수 있으며, 부정합 전류치를 그대로 복사하기 때문에 높은 정확도를 가진다. 기존에 제안되었던 방법들은 대부분 다이나믹 특성에 대한 성능이 부족하지만 본 논문에서 제안된 방법은 실시간으로 보정기능을 수행함으로써 다이나믹 특성에서도 우수한 성능을 가진다. 제안하는 전하 펌프는 0.13 μ m CMOS 공정으로 설계 되었으며, 면적은 100 μ m × 160 μ m이다. 1.2V의 공급전압에서 0.2V ~ 1V의 출력 전압 범위를 가진다. 충전 전류와 방전 전류는 100 μ A이며, PVT variation에 대한 전류 부정합은 1% 미만이다.

Abstract

This paper presents a charge pump architecture for correcting the current mismatch due to the PVT variation. In general, the current mismatch of the charge pump should be minimized to improve the phase noise and spur performance of the PLL. In order to correct the current mismatch of the charge pump, the current difference is detected by the replica charge pump and fed back into the main charge pump. This scheme is very simple and guarantees the high accuracy compared with the prior works. Also, it shows a good dynamic performance because the mismatch is corrected continuously. It is implemented in 0.13um CMOS process and the die area is 100 μ m × 160 μ m. The voltage swing is from 0.2V to 1V at supply voltage of 1.2V. The charging and discharging currents are 100 μ A, respectively and the current mismatch due to the PVT variation is less than 1%.

Keywords : charge-pump, automatic correction, current mismatch, PLL, replica charge pump

* 학생회원, ** 평생회원, 건국대학교 전자정보통신공학부
(Department of Electronic Engineering, Konkuk University)

※ 본 논문은 지식경제부가 지원하는 국가 반도체 연구개발사업인 “시스템집적반도체기반기술개발사업(시스템 IC 2010)”을 통해 개발된 결과임을 밝힙니다.

※ 본 논문은 IDEC 지원으로 수행되었습니다.
접수일자: 2009년12월18일, 수정완료일: 2010년1월15일

I. 서 론

위상 동기 루프는 위상 주파수 검출기(Phase/Frequency Detector), 전하 펌프, 루프 필터, 전압제어 발진기(Voltage Controlled Oscillator), 분주기로 구성된다. 위상 동기 루프에서 매우 중요한 부분 중 하나인 전

하 펌프는 위상 주파수 검출기에 의해 감지된 위상 차이 신호를 루프 필터를 거쳐 아날로그 신호로 변환, 전압제어 발진기의 조절 전압을 생성한다. 전하 펌프의 설계 시에 고려해야 할 매우 중요한 사항 중에 하나는 충전 전류(I_{SOURCE})와 방전 전류(I_{SINK})의 정합 특성이다. 이상적인 경우 위상 동기 루프가 동기화 되었을 때 전압 제어 발진기의 조절 전압이 흔들림 없이 일정 전압을 유지하여야 하는데, 충·방전 전류의 부정합이 발생하게 되면 그 양에 비례하여 위상 오차가 생기게 되고 이것은 전압 제어 발진기의 제어 전압에 주기적인 리플을 발생시킨다. 그에 따라 위상 동기 루프 내에서 위상 잡음을 발생시키게 되어 출력 신호의 위상잡음 특성을 악화시킨다.^[1] 따라서 전하 펌프의 전류 부정합을 최소화 시키는 것은 위상 동기 루프의 성능을 위한 매우 중요한 이슈 중에 하나이다.

전하 펌프의 전류 부정합을 최소화하기 위해서 출력 저항을 최대화 시키거나^[5] 일정시간 샘플링 후에 판단^[2]하는 등의 방법을 사용하는데, 이것은 공정과 공급전압, 온도의 변화와 실시간 보정에 단점을 가지고 있다. 특히 출력 저항을 높이는 방법은 MOS의 포화 영역 유지를 위해 넓은 출력 전압 범위를 가지지 못하고 출력 전압 변화 대비 전류 변화치 만을 최소화시키기 때문에 더 큰 단점을 가진다.

본 논문에서는 전하 펌프의 전류 부정합을 최소화시키기 위하여 복제 전하 펌프와 전류 복제 기법을 이용, 부정합 전류를 보상해주는 방법을 제안하였으며, 간단한 방법으로 공급전압, 온도, 공정의 변화에도 충·방전 전류 간의 부정합을 실시간 보정함으로써 위상 동기 루프의 성능 향상을 기대할 수 있다.

II. 본 론

1. 기존의 전하 펌프의 전류 부정합 특성

그림 1은 일반적인 전하 펌프의 회로도이다. 설계 시에 충전전류(I_{SOURCE})와 방전 전류(I_{SINK})를 정확하게 맞추었다고 해도 공급전압, 온도, 공정의 변화(PVT variation)에 따라 I_{SOURCE} 와 I_{SINK} 는 설계 치와 차이가 나게 된다. 이러한 변화 비는 I_{SOURCE} 와 I_{SINK} 가 동일하지 않기 때문에 결과적으로 전류부정합을 일으키게 된다. 기존의 전하 펌프의 경우는 이러한 오차에 대하여 보정 기능을 가지지 못하게 되어 그림 2와 같은 전류 부정합을 일으킨다. 따라서 이를 보정할 수 있는 전하 펌프 회로가 필요하다.




그림 1. 일반적인 전하 펌프 회로
Fig. 1. Conventional Charge Pump Schematic.




그림 2. 공정, 공급전압, 온도 변화에 의한 전류 부정합
Fig. 2. Current Mismatch by PVT variation.

2. 제안하는 자동 보정 기능을 가진 전하 펌프

그림 3은 제안하는 전하 펌프의 개념도이다. 복제 전하 펌프(Replica Charge Pump)를 이용하여 주 전하 펌프에서 동일한 전류 부정합을 가지도록 한다. 복제 전하 펌프에서 오차 전류만큼 전류 복제(Current Mirror) 기법을 이용하여 주 전하 펌프에 돌려주어 결과적으로 전류 부정합을 최소화 시킨다. I_{SOURCE} 와 I_{SINK} 를 비교하여 작은 쪽에 오차 전류만큼 전류 복제에 의해 돌려주게 되는데, 이때 비교는 감지 커패시터의 충·방전량 차이에 따른 전압 변화를 비교기를 이용하여 수행한다. 이 방법은 전압-전류 변환기를 이용하는 방법에 비하여 작은 감지 커패시터를 사용할 수 있다.^[3] 참고 논문에서는 커패시터의 양극의 전압 값에 따라 부궤환 전류의 양이 달라지는데 반해, 본 논문에서는 단




그림 3. 제안하는 전하 펌프의 개념도

Fig. 3. Conceptual Diagram of the Proposed Charge Pump,




그림 4. 주 전하 펌프와 비교기 회로도

Fig. 4. Main Charge Pump & Comparator Schematic.

지 크고 작음을 비교하는 기능을 하기 때문에 작은 커패시터로도 충분히 원하는 동작을 수행할 수 있기 때문이다. 이것은 면적을 줄이는데 큰 기여를 한다.

또한 오차 전류를 그대로 복제하여 돌려주기 때문에 디지털 보정 방법에 비하여 높은 정확도를 가지게 된다.^[2]

그림 4는 제안하는 전하 펌프의 주 전하 펌프의 회로이다. 기본적인 차동 전하 펌프와 동일한 구조를 사용하였다. 여기에 MP1과 MN2에 의해 부정합 전류를 더하여주도록 하는 구조이다. MP2와 MN1은 부가적인 MOS스위치로 사용되며 클럭 피드 드로우(Clock feed-through), 전하 공유 등에 의한 간섭을 최소화 시킨다. 위상 동기 루프가 동기화 상태에 있을 경우, 기준




그림 5. 복제 전하 펌프와 부정합 전류 복제 회로도

Fig. 5. Replica Charge Pump & Mismatch Current Mirror Schematic

주파수의 주기로 위상 주파수 검출기의 UP과 DN 신호가 리셋 펄스만큼 짧은 시간 동안 'H' 상태로 출력된다. 따라서 동기화상태에서 거의 모든 시간동안 UP과 DN 신호는 'L' 상태이다. 차동 쌍에서 UP과 DN 신호가 'L' 인 상태일 때 감지 커패시터에 ISOURCE와 ISINK의 부정합 전류가 충전 또는 방전된다. 이때 ISOURCE가 ISINK 보다 클 경우, 감지 커패시터의 양극 단자의 전압은 상승하게 된다. 반대의 경우에 감지 커패시터의 양극 단자 전압은 하강한다. 이것을 공급 전압의 중간 값과 비교하여 ISOURCE와 ISINK 중에 작은 값을 결정한다. 비교기의 출력 신호(SW_COR)는 복제 전하 펌프의 SWP와 SWN 중에 하나를 ON 시켜서 복제 기법을 이용해 오차 전류를 주 전하 펌프의 보정 전류 소스에 돌려준다. 부정합 전류를 동일한 값으로 복제해야 하기 때문에 MP1과 MP5, 그리고 MN2와 MN5의 쌍은 각각 동일한 사이즈로 설계하였다.

부정합 전류 복제 부분은 그림 5의 우측과 같이 구성되어 있으며, 비교기의 출력에 따라 SWP와 SWN을 ON/OFF 한다. 예를 들어, ISOURCE가 ISINK 보다 크다면 감지 커패시터는 식 (1)과 같이 ΔI 만큼의 전류가 충전된다.

$$\Delta I = ISOURCE - ISINK \quad (1)$$

따라서 감지 커패시터 양극의 전압은 상승하게 된다. 비교기에 의해 판단 신호는 'L' 상태가 되고 부정합 전류 복제 (Mismatch Current Mirror)의 SWN은 ON, SWP는 OFF가 되어 MN5로 ΔI 만큼 전류가 흐르게

된다. 이 전류는 MN5와 MN2의 게이트가 연결된 전류 복제 기법을 이용하여 식 (2)와 같이 주 전하 펌프의 방전 전류를 ΔI 만큼 증가 시켜주게 된다.

$$I_{SINK,COR} = I_{SINK} + \Delta I \quad (2)$$

I_{SINK} 에 복제 전하 펌프로부터 피드백 받은 오차 전류 ΔI 가 더해져 보정된 방전 전류는 $I_{SINK,COR}$ 가 된다. 이것은 I_{SOURCE} 와 동일한 값을 가지게 된다.

결과적으로, 식 (3)과 같다

$$I_{SOURCE} = I_{SINK,COR} \quad (3)$$

가 되므로 전류 부정합은 최소화되게 된다.

본 논문에서 제안하는 방법은 실시간으로 전류 부정합을 판단하여 보정하게 되므로 다이나믹 특성에서도 좋은 성능을 기대할 수 있다. 또한 전류 오차를 그대로 복제하여 돌려주는 방식이기 때문에 다양한 구조의 전하 펌프에 적용하기에 용이하다.

III. 실 험

그림 6은 제안하는 전하 펌프의 레이아웃이다. 공정은 $0.13\mu\text{m}$ CMOS 공정을 사용하였으며 면적은 $100\mu\text{m} \times 160\mu\text{m}$ 이다.

그림 7은 제안하는 전하 펌프의 V_{ctrl} 전압의 변화에 따른 전류 정합 특성 모의실험 결과이다. 그림 7-(a)와




그림 6. 레이아웃
Fig. 6. Layout.




그림 7. 전하 펌프의 모의실험 결과
Fig. 7. Charge Pump Simulation Result.

같이 I_{SINK} 가 I_{SOURCE} 보다 작아졌다는 가정 하에 모의실험 결과, 그림 7-(b)와 같이 $I_{SOURCE} - I_{SINK}$ 만큼의 전류가 복제되어 보정되는 것을 확인하였다.

공급전압은 1.2V, 온도는 27°C , TT로 가정하여 모의실험 결과, 0.2V에서 1V 사이에서 전류 부정합은 1% 미만이다. 이러한 특성은 공정, 공급전압($1.02\text{V} \sim 1.32\text{V}$), 온도($-20^\circ\text{C} \sim 85^\circ\text{C}$)를 변화시켜 모의 실험한 결과에서도 동일한 결과를 보여주었다.

그림 8은 시간 축 상에서의 다이나믹 전류 정합 특성을 확인하기 위한 모의실험 결과이다. UP과 DN 신호의 상승 에지와 하강 에지에서의 전류 공유, 클럭 피드 드로우(Clock Feed-through) 등에 의한 전류 정착 시간을 제외 하고는 56nA 의 전류 오차(0.1% 미만)를 보여주었다. 위상 동기 루프가 동기화 되었다고 가정할 때, UP/DN 신호가 리셋 펄스 만큼 출력되고 이에 따라 I_{SOURCE} 와 $I_{SINK,COR}$ 가 출력된다. 이때 리셋 펄스가 출력되지 않는 구간 동안에 비교가 되고, 비교 결과




그림 8. 전하 펌프의 다이나믹 특성 모의실험 결과
Fig. 8. Charge Pump Transient Simulation Result.

표 1. 타 논문과의 성능 비교

Table 1. Performance comparison result with prior works.

- 타 논문과의 성능 비교

	면적	공정	출력 전압 범위	복잡도	보정 방식	정확도	공급 전압
[2]	큽	0.35um CMOS	-	높음	디지털 보정	높음 (1%)	3.3V
[3]	큽	90nm CMOS	-	보통	아날로그 보정 (전압-선형 변환기)	보통 (-)	1V
[4]	작음	0.18um CMOS	0.4V~1.4V	낮음	아날로그 보정 (MOS?) 부계화	낮음 (1.5%)	1.8V
제안하는 전하 펌프	보통	0.13um CMOS	0.2V~1V	낮음	아날로그 보정 (부정합 전류 복제)	매우 높음 (<1%)	1.2V

에 따라 오차 전류 복제 회로의 SWP와 SWN을 온/오프 한다. 따라서 리셋 펄스가 출력되는 구간에서는 이미 오차 전류를 피드백 하고 있는 상태가 되므로 ISOURCE와 ISINK.COR는 동일한 값의 전류를 루프 필터에 공급하는 결과를 보여주었다. 공급전압 1.2V, 온도 27°C, TT 상태에서의 모의실험 결과이며, 다이나믹 특성에서도 좋은 성능을 확인할 수 있다.

표 1은 이전 논문들과 본 논문의 성능을 비교하였다. 정확도에서 우수한 성능을 보여주며 공정, 공급전압, 온도의 변화에 대해서도 동일한 전류 부정합 정확도를 유지함을 알 수 있다.

IV. 결 론

공정, 공급 전압, 온도 변화에 따라 전하 펌프의 전류 정합 특성은 변화하게 된다. 이것은 위상 동기 루프의 잡음 특성 저하에 영향을 미친다.

본 논문은 공정, 공급 전압, 온도 변화에 극복하기 위한 자동 보정 기능을 가진 전하 펌프 설계에 관한 논문이다. 전류 부정합을 효과적으로 보정하기 위해 전류 복제 기법이 사용되었다. 복제 전하 펌프에서 동일한

전류 부정합을 얻어내 전류 복제 기법에 의해 주 전하 펌프로 전류 오차만큼 돌려준다. 위상 동기 루프가 동기화된 상태에서 실시간으로 전류 부정합을 판단함으로써 충·방전 전류를 어떠한 상황 하에서도 동일하게 유지하도록 설계 되었다.


제안한 전하 펌프는 0.13μm CMOS 공정을 사용하여 구현하였고, 1.2V의 전원 전압을 사용하였다. 전류 정합 특성은 0.2V ~ 1V 구간 내에서 충전 전류와 방전 전류의 오차가 1% 미만으로 뛰어난 성능을 가지며 공정, 공급 전압, 온도의 변화에 대하여 동일한 수준의 성능을 가지고 있음을 검증하였다.

참 고 문 헌

- [1] Rhee, W.: "Design of high-performance CMOS Charge-pump in phase-locked loops" ; Proc. ISCAS, Orlando, FL, USA, vol. 2 pp. 542-548 , Jul. 1999.
- [2] Hyungki Huh; Yido Koo; Kang-Yoon Lee; Yeonkyeong Ok; Sungho Lee; Daehyun Kwon; Jeongwoo Lee; Joonbae Park; Kyeongho Lee; Deog-Kyo Jeong; Kim, W.; "Comparison frequency doubling and Charge Pump matching techniques for dual-band ΔΣ fractional-N frequency synthesizer" ; Solid-State Circuits, IEEE Journal of Volume 40, Issue 11, Pp. 2228-2236, Nov. 2005
- [3] Gierkink, S.L.J.; "Low-Spur, Low-Phase-Noise Clock Multiplier Based on a Combination of PLL and Recirculating DLL With Dual-Pulse Ring Oscillator and Self-Correcting Charge Pump" ; Solid-State Circuits, IEEE Journal of Volume 43, Issue 12, pp. 2967 - 2976 , Dec. 2008.
- [4] Yao-Hong Liu; Ching-Lung Ti; Tsung-Hsien Lin; "Dynamic Current-Matching Charge Pump and Gated-Offset Linearization Technique for Delta-Sigma Fractional- N PLLs" ; Circuits and Systems I: Regular Papers, IEEE Transactions on Volume 56, Issue 5, pp. 877 - 885 , May 2009.
- [5] Mekky, R.H.; Dessouky, M.; "Design of a low-mismatch gain-boosting Charge Pump for phase-locked loops" Microelectronics, 2007. ICM 2007. International Conference on, 29-31 pp. 321 - 324, Dec. 2007.
- [6] Gardner, F.; "Charge-Pump phase-lock loops", IEEE Trans. Commun., pp. 1849-1858, Dec. 1980.
- [7] Yuan Sun; Liter Siek; Pengyu Song; "Design of a High Performance Charge Pump Circuit for Low

- Voltage Phase-locked Loops", Integrated Circuits, 2007. ISIC '07. International Symposium on, 26-28, pp. 271 - 274, Sep. 2007.
- [8] 부영건, 고동현, 김상우, 박준성, 이강윤 ; “넓은 출력 전압 범위를 갖는 위상동기루프를 위한 저전압 Charge Pump 회로 설계” ; 전자공학회 논문지 제 45 권 SD편 제 8호, pp. 44-47, August 2008.

저 자 소 개



김 성 근(학생회원)
2009년 건국대학교 전자공학과
학사 졸업.
2009년 ~ 현재 건국대학교 전자
정보통신공학과 석사과정.
<주관심분야 : RF / 아날로그 집
적회로 설계>



김 영 신(학생회원)
2008년 백석대학교 정보통신학부
학사 졸업.
2008년 ~ 현재 건국대학교 전자
정보통신공학과 석사과정.
<주관심분야 : RF / 아날로그 집
적회로 설계>



부 영 건(학생회원)
2008년 건국대학교 전자정보통신
공학과 석사 졸업.
2008년 ~ 현재 건국대학교 전자
정보통신공학과 박사과정.
<주관심분야 : RF / 아날로그 집
적회로 설계>



박 준 성(학생회원)
2008년 건국대학교 전자공학과
학사 졸업.
2008년 ~ 현재 건국대학교 전자
정보통신공학과 석사과정.
<주관심분야 : RF / 아날로그 집
적회로 설계>



허 정(평생회원)
1983년 서울대학교 전자공학과
석사 졸업.
1991년 서울대학교 전자공학과
박사 졸업
1991년 ~ 현재 건국대학교
전자공학부 교수
<주관심분야 : 안테나, RF 및 Microwave 회로>



이 강 윤(평생회원)
2003년 서울대학교 전기공학부
박사 졸업.
2000년 ~ 2005년 (주)지씨티리씨치
책임 연구원
2005년 ~ 현재 건국대학교
전자공학부 조교수
<주관심분야 : RF · 아날로그 집적회로설계, 아날
로그/디지털 Mixed Mode 설계>