

논문 23-3-4

투자율이 높은 NiFe 코어를 이용한 마이크로 트랜스포머 제작

Fabrication of the Micromachined Transformer using High Permeability NiFe Core

조세준¹, 차두열¹, 이재혁¹, 이수진², 장성필^{1,a}

(Se-Jun Cho¹, Doo-Yeol Cha¹, Jai-Hyuk Lee¹, Soo-Jin Lee², and Sung-Pil Chang^{1,a})

Abstract

Recently as the electronic devices are getting to be more and more smaller, transformers are needed to be micro fabricated using MEMS technology. In this paper transformers have been fabricated and measured by depositing insulation layer to reduce the loss of eddy current and in the middle core a high permeability permalloy was designed based on the turns ratio between primary coil and secondary coil which are 1:1 transformers. (the number of turns of primary coil and secondary coil: 3/3, 5/5, 7/7). The size of the transformers including ground shield are 1 mm × 1.5 mm, 1 mm × 1.95 mm, 1 mm × 2.35 mm respectively. The line width, pitch and the height of post are 50um. Based on the measured data from the micro fabricated transformers, the 3/3 turns in the primary coil and secondary coil showed the lowest insertion loss with 1.5 dB at 480 MHz and the 7/7 turns in the primary coil and secondary coil showed the highest insertion loss with 2.5 dB at 280 MHz. Also confirmed that the bandwidth goes up as the number of turns goes down. There was some difference between the actual measured data and the HFSS simulation result. It looks as if it is an error of the difference between oxidation of copper or the permeability of SU-8.

Key Words : Micro transformer, Permalloy, Insertion loss

1. 서론

현재 휴대용 소형 무선 호출기, 휴대용 무선 단말기, GPS수신기, 캠코더, 무선 주파수, 그리고 혼합된 신호 시스템 등과 같은 많은 전자기기 생산품에서 정전압으로 바꿔 주는 DC-DC 컨버터등의 트랜스포머와 같은 수동 소자들이 IC칩들과 결합되어 사용됨에 따라 시스템의 단가, 크기, 무게 그리고 신뢰성 면에서 개선이 요구 되고 있다[1-4].

현재까지 트랜스포머의 성능을 향상시키는 방법으로 코일 하부의 기판을 식각하여 기판과의 기생

캐패시턴스를 줄이는 방법이 제안된 바 있는데, 이러한 방법들은 코일 하부의 기판을 식각하기 때문에 코일 하부에 회로를 집적하지 못하며, 기판을 식각하는 공정이 집적회로 공정과 호환되기 어렵고, 패키지에 많은 문제를 일으킬 수 있다[5-8]. 따라서 기존의 CMOS 공정을 이용한 트랜스포머는 수동 소자와 기판 사이에 캐패시턴스 커플링과 전자기 효과(와전류 등등)로 인해 트랜스포머 효율에 나쁜 영향을 미치게 된다[9-12]. 이러한 점을 보완하기 위해 소자의 크기를 줄일 수 있는 마이크로 머시닝 공정을 이용 하여 실리콘 웨이퍼 위에 SU-8(2002)을 5 um 코팅한 후 충분히 경화 시킨 다음 그 위에 트랜스포머의 구조물을 만들므로써 기판에서 발생하는 손실을 줄여주는 솔레노이드 형태의 트랜스포머를 설계 했다.

본 논문에서는 트랜스포머의 특성상 MHz 대역에서 전자기 유도를 위해 높은 투자율과 히스테리

1. 인하대학교 전자공학과
(인천시 남구 용현동 253)


2. 인하대학교 기계공학과

a. Corresponding Author : spchang@inha.ac.kr


접수일자 : 2009. 12. 18

1차 심사 : 2010. 2. 5


심사완료 : 2010. 2. 19



(a) 3/3 turn transformer



(b) 5/5 turn transformer



(c) 7/7 turn transformer

그림 1. 트랜스포머 시뮬레이션 모델.
Fig. 1. Transformer simulation model.

시스 곡선이 soft 형태를 갖는 Magnetic 코어가 필요한 트랜스포머를 유한 요소 해석 시뮬레이션 툴인 HFSS(high frequency structure simulation)를 이용하여 그 성능을 예측하고 MEMS 공정을 이용하여 트랜스포머를 직접 디자인 및 제작 하였다.

2. 본 론

2.1 트랜스포머 설계

트랜스포머는 한국어말로 하면 변압기로서 1차 코일과 2차 코일로 이루어져 있다. 1차 코일에 연결된

표 1. 트랜스포머의 설계 변수.

Table 1. Design variable of transformer.

Top & bottom thickness	10 μm	
Core thickness	10 μm	
Post thickness	50 μm	
Line pitch	50 μm	
Total dimension	3/3 turn	1 \times 1.5 mm
	5/5 turn	1 \times 1.95 mm
	7/7 turn	1 \times 2.35 mm




그림 2. 트랜스포머의 S₂₁ 파라메타 특성.
Fig. 2. S₂₁ parameter characteristic of solenoid transformer.

전원에 교류전원을 인가하면 변화하는 전류에 따라서 1차 코일에 형성되는 자기장도 변화한다. 1차 층의 자기장의 변화가 2차 층의 자기장도 변화시키고 2차 층에 유도된 자기장에 의해서 유도전류가 흐르게 되고 유도기전력이 형성되어 1, 2차 코일의 전압을 변화시켜 그것에 따른 전류의 감소 또는 증가를 시키기 위해 사용된다.

본 논문에서는 트랜스포머의 설계변수를 결정하기 위해 HFSS (high frequency structure simulation)를 이용하여 그림 1과 같은 구조로 모델링 하였다. 각 턴 수는 3/3, 5/5, 7/7로 구분하여 모델링 하였고 각각의 수치는 표 1과 같다.

트랜스포머의 시뮬레이션은 제작 당시 전체적인 구조물 밑에 절연층인 SU-8이 5 μm 코팅 되어 있으므로 이를 감안하여 시뮬레이션을 하였고 그 결과 그림 2와 같은 결과를 얻었다. turn 수가 3/3인 트랜스포머는 480 MHz에서 0.5 dB의 삽입손실을 보였으며 turn 수가 5/5인 트랜스포머는 350 MHz에서 0.7 dB, turn 수가 7/7인 트랜스포머는

280 MHz에서 0.9 dB의 삽입 손실을 보였다. 이와 같이 최저 삽입손실과 bandwidth 측면에서 솔레노이드 형태의 트랜스포머는 turn 수의 비가 같은 경우 그 수가 낮은 것이 더 높은 성능을 갖는 것으로 나타났으며, 이를 토대로 솔레노이드 형태의 트랜스포머의 최적 설계 변수를 시뮬레이션을 통해 찾을 수 있었다.

2.2 제작

실리콘 기판 위에 트랜스포머를 제작하기에 앞서 기판에서 발생하는 손실들을 최소한으로 줄이기 위해 기판 위에 SU-8 2002를 스핀 코팅으로 5 μm (500 rpm 12 sec/ 1500 rpm 30 sec) 증착하여 자연 경화를 한 후 제작 하였다. 트랜스포머는 1차 코일과 2차코일의 턴 수의 비가 1:1 제작되었다. 턴 수에 따른 효과를 알아보기 위해, 1차 코일과 2차 코일의 턴 수가 각각 3/3, 5/5, 7/7인 트랜스포머를 제작하였다. 제작 과정은 그림 3의 (a)-(j)에서 나타내었다.

입출력 단자 및 인덕터 하부 코일의 Seed layer를 형성하기 위하여, Ti(20 nm)/ Au(300 nm)를 RF sputter를 이용하여 증착하였다(그림 3(a)). 트랜스포머 하부 코일의 두께를 10 μm 로 하기 위하여 photoresist AZ4620을 2000 rpm의 속도로 스핀 코팅, exposing과 developing을 통하여 10 μm 높이의 mold를 형성하였다. 그리고 mold를 통한 하부코일의 형성을 위하여 표 2에서 보인 Cu bath를 이용하여 전기도금 방법을 통해 30 $^{\circ}\text{C}$ 의 온도에서 80 mA의 전류로 15분 정도 흐르게 하여 수행하였다(그림 3(b)). 코어와 하부코일간의 쇼트를 방지하기 위해 코어를 제작하기 전 위와 같은 방법으로 다시 한 번 AZ4620을 이용하여 10 μm 의 post1 mold를 형성하고 전기도금을 수행 하였다(그림 3(c)).

하부코일과 코어를 절연시켜 줄 절연 물질은 SU-8 2002로써 Post 1 까지 수행했을 때 사용했던 photoresist AZ4620의 몰드는 아세톤을 통해 전부 제거하여주고 seed layer 이었던 Au와 Ti도 etchant를 통해 전부 없애준다(그림 3(d)). 그 후 SU-8 2002를 스핀코팅을 이용하여 1500 rpm으로 하부코일과 Post 1의 높이까지 증착 시킨 다음 Post부분을 negative용 마스크를 사용하여 exposure 및 developing 한다. SU-8은 negative용 photoresist 이기 때문에 자외선에 마스크 없이 한번 더 exposure 해주게 되면 각 분자들끼리의 결합력이 생기게 되고 일정시간 상온에 보관을 해주어 자연 경화를 시켜 주게 되면 코어와 하부코일의 절연층이 완성이 된다(그림 3(e)).




그림 3. 트랜스포머의 제작과정.

Fig. 3. Fabrication process of transformer.

코어를 제작하기 위해 다시 한 번 photoresist AZ4620을 이용하여 2000 rpm으로 10 μm 의 몰드를 형성하고 투자율이 높은 NiFe를 전기 도금을 하게 된다. 이때 전기 도금은 표 2 에서 Fe의 구성비가 20%로서 온도는 25~30 $^{\circ}\text{C}$ 에서 진행을 하고 50 mA의 전류를 15분간 흘려보내 주어 수행한다(그림 3(f)).

3차원 구조의 솔레노이드 트랜스포머를 만들기 위한 Post 2는 코어의 높이보다 더 높은 30 μm 이상의 높이로 두껍게 제작해야 하기 때문에 이를 위해서 photoresist AZ4620을 두 번의 스핀 코팅과 exposing 및 developing을 통하여 mold가 형성되었다. 그리고 Cu bath 안에서 80 mA의 전류가 30 분정도 공급되어 Cu post2가 형성되었다(그림 3(h)). 상부 금속 도선을 제작하기 위해 다시 Ti(30 nm)/Cu(200 nm)의 seed layers가 증착되었다. 그리고 10 μm 높이의 상부 코일을 제작하기 위해 photoresist AZ4620을 이용하여 mold를 제작하고(그림 3(i)) Cu 도선이 전기도금을 통하여 형성되었다(그림 3(k)). 마지막으로 top seed layer와 mold를 형성하기 위해 사용된 photoresist를 아세톤을 이용하여 lift off방식으로 제거하였다. 이 때 SU-8 2002는 경화 된 상태이기 때문에 아세톤에 영향을 받지 않게 되고 하부코일과 코어사이를 절연시켜 주는 역할을 하게 된다. 또한 하부코일의 seed layer는 SU-8이 경화되어 현재 과정에서

표 2. Cu 와 NiFe bath의 물질 구성 성분표.

Table 2. Composition of Cu and NiFe bath.

Cu bath	물질	양
		CuSO ₄ · 5H ₂ O
	H ₂ SO ₄	50 ml
	DI H ₂ O	1000 ml
	Temperature	25 - 30°C
NiFe bath (Fe20 %)	NiSO ₄ · 6H ₂ O	200 g
	NiCl ₂ · 6H ₂ O	5 g
	FeSO ₄ · 7H ₂ O	8 g
	H ₃ BO ₃	25 g
	Saccharin	3 g
	DI H ₂ O	1000 ml
	Temperature	25-30°C

제거가 불가능하기 때문에 그림 3(d)에서 미리 제거하여 주는 것이다. 이러한 과정을 통해 최종적으로 그림 3(j)와 같은 solenoid형 트랜스포머를 제작할 수 있다.

실제 제작 과정 중 각 단계별 현미경 사진은 그림 4와 같다. 그림 4(a)는 bottom layer를 positive 포토레지스트인 AZ4620을 이용해 패터닝 후의 사진이다. 패터닝은 lithography 장비인 MJB4를 사용하여 10 um를 10초간 노광한 후 developer(AZ400K)에 3분간 현상한다. 이때 현상 시 웨이퍼를 잘 흔들어 주어 골고루 developing 이 될 수 있도록 한다. 그림 4(b)는 bottom layer를 패터닝 후 cu 전기도금 한 것으로써 over 전기도금이 되면 서로 쇼트가 날 수 있기 때문에 주위 해서 수행 한다. 그림 4(c)는 전기도금 된 bottom layer위에 다시 post를 위해 AZ4620을 코팅하고 post 부분을 패터닝한 모습이다. 그 후 코어를 위한 마스크 패터닝과 코어를 전기도금 한 사진은 그림 4(d)에 나타나 있다. 그림 4(e)는 마지막 top layer를 전기도금 한 후에 사진이고 마지막 최종 완성된 사진은 그림 4(f)에 나타나 있다.

3. 결과 및 고찰

앞의 과정을 통해 SU-8 2002가 코팅 된 실리콘 기판 위에 제작된 트랜스포머는 Vector Network Analyzer(Agilent 8510c), GSG probe, probe station을 사용하여 0.1~1000 MHz 주파수 특성을 조사하여 simulation 결과와 비교한 결과를 그림 5에 나타내었다. 측정된 트랜스포머는 solenoid 형태로 1차 코일과 2차 코일의 턴 수의 비가 1:1이고 각각 3/3 turn, 5/5 turn, 7/7 turn으로 구분 하였다.




그림 4. 트랜스포머의 단계별 제작과정 사진.

Fig. 4. Microphotograph of the fabrication process of transformer.




그림 5. 트랜스포머의 S₂₁ 주파수 특성 비교.

Fig. 5. Comparison of transformer S₂₁ frequency characteristic.

측정결과 최저 삽입 손실은 세 종류의 트랜스포머들에서 각각 3/3 turn, 5/5 turn, 7/7 turn이 1.5 dB, 2.1 dB, 2.5 dB로 턴 수가 낮을수록 삽입손실은 더 좋은 결과를 보였다. 주파수 특성에서 최저 삽입손실 주파수는 세 종류의 트랜스포머가 3/3 turn, 5/5 turn, 7/7 turn이 각각 480 MHz, 350

MHz, 280 MHz로 시뮬레이션 결과와 일치 하였으나 삽입 손실 값은 3/3 turn이 1 dB, 5/5 turn이 1.4 dB, 7/7 turn이 1.6 dB의 차이가 나는 것을 확인 할 수 있는데 이는 실제 공정상에서 발생 할 수 있는 Cu의 산화정도, 실리콘 기판위에 코팅 되어 있고 코어와 하부 코일 사이의 놓여진 SU-8의 유전율 차이 등으로 인해 발생할 수 있는 현상으로 보인다.

4. 결 론

본 논문에서는 기판에서 발생할 수 있는 나쁜 요인들을 최소한으로 줄이기 위하여 코어를 기반으로 한 마이크로 트랜스포머를 설계하여 MEMS 공정을 이용하여 직접 제작하였다.

제작된 트랜스포머는 솔레노이드 형태의 마이크로 트랜스포머로 기존의 코일 하부의 기판을 식각하여 기판과의 기생 캐패시턴스를 줄이는 방법 대신에 기판위에 SU-8 2002를 5 um 코팅을 하여 경화시키는 기술을 이용하여 제작 하였다. 이것은 기판을 직접 식각하는 공정 방법보다 간단한 공정으로 제작을 할 수 있고 기판에서 발생하는 손실도 줄일 수 있는 장점을 가지고 있다. 그 결과 솔레노이드 타입의 트랜스포머는 그 turn 수가 3/3인 것이 1.5 dB의 삽입손실과 480 MHz의 주파수 특성으로 가장 좋은 성능을 보였음을 확인 할 수 있었다. 이로써 마이크로 트랜스포머는 그 코일의 turn 수가 적을수록 낮은 삽입 손실 값을 갖게 됨을 알게 되었고 실제 측정된 삽입 손실 값이 시뮬레이션 결과 값과 차이가 발생하는 것은 실제 공정상에서 발생 할 수 있는 오차로 인한 현상으로 보인다.

감사의 글

이 논문은 인하대학교의 지원을 받아 수행되었음.

참고 문헌

[1] 김성태, 차두열, 강민석, 조세준, 장성필, “무선전력전송을 위한 에어 코어 기반의 트랜스포머 제작”, 전기전자재료학회논문지, 22권, 1호, p. 1, 2009.
[2] 박제영, 차두열, 김성태, 김중희, 장성필, “LTCC 기판 위에 MEMS 인덕터 특성 연구”, 전기전자재료학회논문지, 20권, 12호, p. 1049, 2007.

[3] 김재욱, 정영창, 윤의중, 홍철호, “솔레노이드 형태의 RF 칩 인덕터에 대한 연구”, 전기전자재료학회논문지, 13권, 10호, p. 840, 2000.
[4] H. Kurata, K. Shirakawa, O. Nakazima, and K. Murakami, “Study of thin film micro transformer with high operating frequency and coupling coefficient”, IEEE Transactions on Magnetics, Vol. 29, No. 6, p. 3204, 1993.
[5] K. I. Arshak, A. Ajina, and D. Egan, “Development of screen-printed polymer thick film planar transformer using Mn-Zn ferrite as core material”, Microelectronics Journal, Vol. 32, p. 113, 2001.
[6] O. Dezuari, S. E. Gilbert, E. Belloy, and M. A. M. Gijs, “High inductance planar transformers”, Sensors and Actuators, Vol. 81, Issue 1-3, p. 355, 2000.
[7] L. Gu and X. Li, “High-Q solenoid inductors with a cmos-compatible concave-suspending mems process”, Journal of Microelectromechanical Systems, Vol. 16, No. 5, p. 1162, 2007.
[8] D. Snell, “Measurement of noise associated with model transformer cores”, Journal of Magnetism and Magnetic Materials, Vol. 320, Issue 20, p. 535, 2008.
[9] I. Cendoya, J. de No, B. Sedano, A. Garsia-Alonso, D. Valderas, and I. Gutierrez, “A new methodology for the on-wafer characterization of rf integrated transformers”, IEEE Transactions on Microwave Theory and Techniques, Vol. 55, p. 1046, 2007.
[10] Hsu, H.-M., Tsai, M.-C., and Huang, K.-H., “An on-chip transformer in silicon-based technology”, Journal of Micromechanics and Microengineering, Vol. 17, p 1504, 2007.
[11] L. Gu and X. Li, “High-performance CMOS-compatible solenoidal transformers with a concave-suspended configuration”, IEEE Transactions on Microwave Theory and Techniques, Vol. 55, p. 1237, 2007.
[12] N. Fong, J. Plouchart, N. Zamdmer, J. Kim, K. Jenkins, C. Plett, and G. Tarr, “High-performance and area-efficient stacked transformers for RF CMOS integrated circuits”, in IEEE MTT-S Int. Microw. Symp. Dig., Vol. 2, p. 967, 2003.