Journal of Satellite, Information and Communications (한국위성정보통신학회논문지)

Korea Society of Satellite Technology (한국위성정보통신학회)
권호 표지

A Study on the Implementation and Performance Analysis of FPGA Based Galileo E1 and E5 Signal Processing

FPGA 기반의 갈릴레오 E1 및 E5 신호 처리 구현 및 성능에 관한 연구

  • 신천식 (한양대학교 공과대학 전자통신컴퓨터공학부) ;
  • 이상욱 (한국전자통신연구원 위성관제.항법연구팀) ;
  • 윤동원 (한양대학교 공과대학 전자통신컴퓨터공학부) ;
  • 김재훈 (한국전자통신연구원 위성관제.항법연구팀)
  • Published : 2009.06.30
Download PDF
⟨ Previous Next ⟩

Abstract

The key technologies of GNSS receiver for GNSS sensor station are under development as a part of a GNSS ground station in ETRI. This paper presents the GNSS receiver implementation and signal processing result which is implemented based on FPGA to process the Galileo E1 and E5 signal. To verify the working and performance for GNSS receiver which is implemented based on FPGA, live signal received from GIOVE-B which is second test satellite is used. We gather GIOVE-B signal by using prototyping antenna and RF/IF units including IF-component. To verify Galileo E1 and E5 signal processing function from GIOVE-B, FPGA based signal processing module is implemented as a prototyping hardware board.

본 논문에서는 위성항법신호감시국에 대한 핵심기술인 FPGA 기반의 위성항법수신기를 구현하여 갈릴레오 E1 및 E5 신호처리 동작검증 및 처리결과를 제시하였다. 성능 검증을 위해 시제품 형태의 위성항법안테나, 112MHz 샘플링 주파수 및 8비트 양자화 레벨을 제공하는 RF/IF 유니트를 이용하여 갈릴레오 시험위성인 지오베-B(GIOVE-B)로부터 E1 및 E5를 수신하여 이용하였고, 수신된 데이터에 대한 신호처리 수행을 통해, FPGA 기반의 항법수신기 모듈에서 갈릴레오 E1 및 E5 신호가 정상적으로 동작됨을 입증하였다.

Keywords