DOI QR코드

DOI QR Code

DPA-Resistant Low-Area Design of AES S-Box Inversion

일차 차분 전력 분석에 안전한 저면적 AES S-Box 역원기 설계

  • Kim, Hee-Seok (Graduate School of Information Management and Security, Korea University) ;
  • Han, Dong-Guk (Department of Mathematics, Kookmin University) ;
  • Kim, Tae-Hyun (Graduate School of Information Management and Security, Korea University) ;
  • Hong, Seok-Hie (Graduate School of Information Management and Security, Korea University)
  • 김희석 (고려대학교 정보경영공학전문대학원) ;
  • 한동국 (국민대학교 수학과) ;
  • 김태현 (고려대학교 정보경영공학전문대학원) ;
  • 홍석희 (고려대학교 정보경영공학전문대학원)
  • Published : 2009.08.31

Abstract

In the recent years, power attacks were widely investigated, and so various countermeasures have been proposed, In the case of block ciphers, masking methods that blind the intermediate values in the algorithm computations(encryption, decryption, and key-schedule) are well-known among these countermeasures. But the cost of non-linear part is extremely high in the masking method of block cipher, and so the inversion of S-box is the most significant part in the case of AES. This fact make various countermeasures be proposed for reducing the cost of masking inversion and Zakeri's method using normal bases over the composite field is known to be most efficient algorithm among these masking method. We rearrange the masking inversion operation over the composite field and so can find duplicated multiplications. Because of these duplicated multiplications, our method can reduce about 10.5% gates in comparison with Zakeri's method.

전력분석 공격이 소개되면서 다양한 대응법들이 제안되었고 그러한 대응법들 중 블록 암호의 경우, 암/복호화 연산, 키 스케줄 연산 도중 중간 값이 전력 측정에 의해 드러나지 않도록 하는 마스킹 기법이 잘 알려져 있다. 블록 암호의 마스킹 기법은 비선형 연산에 대한 비용이 가장 크며, 따라서 AES의 경우 가장 많은 비용이 드는 연산은 S-box의 역원 연산이다. 이로 인해 마스킹 역원 연산에 대한 비용을 단축시키기 위해 다양한 대응법들이 제안되었고, 그 중 Zakeri의 방법은 복합체 위에서 정규 기저를 사용한 가장 효율적인 방법으로 알려져 있다. 본 논문에서는 복합체 위에서의 마스킹 역원 연산 방식을 변형, 중복되는 곱셈을 발견함으로써 기존 Zakeri의 방법보다 총 게이트 수가 10.5% 절감될 수 있는 마스킹 역원 방법을 제안한다.

Keywords

References

  1. Advanced Encryption Standard (AES), FIPS PUB 197, Nov. 2001. http://csrc.nist.gov/ encryption/aes
  2. A. Satoh, S. Morioka, K. Takano, and S. Munetoh, 'A Compact Riindael Hardware Architecture with S-Box Optimization,' ASIACRYPT 2001, LNCS 2248, pp. 239-254, 2001
  3. B. Zakeri, M. Salmasizadeh, A. Moradi, M, Tabandeh, and M. Shalmani. 'Compact and Secure Design of Masked AES S-Box,' ICICS 2007, LNCS 4861, pp, 216-229, 2007
  4. C. Herbst, E. Oswald, and S. Mangard, 'An AES Smart Card Implementation Resistant to Power Analysis Attacks,' ACNS 2006, LNCS 3989, pp. 239-252, 2006
  5. D. Canright, 'A Very Compact Riindael S-box.Technical Report,' NPS-MA-04-001, Naval Postgraduate School. 2004
  6. E. Oswald and K. Schramm, 'An Efficient Masking Scheme for AES Software Implementations,' WISA 2005, LNCS 3786, pp. 292-305. 2006
  7. E. Oswald, S. Mangard, N. Pramstaller, and V. Rijmen, 'A Side-Channel Analysis Resistant Description of the AES S-box,' FSE 2005, LNCS 3557, pp. 413-423, 2005
  8. J. Blomer, J. Guajardo, and V. Krummel. 'Provably Secure Masking of AES,' SAC 2004, LNCS 3357, pp. 69-83, 2005
  9. J.D. Golic and C. Tymen, 'Multiplicative Masking and Power Analysis of AES,' CHES 2002, LNCS 2523, pp. 198-212, 2003
  10. M.L. Akkar and C. Giraud, 'An Implementation of DES and AES, Secure against Some Attacks,' CHES 2001, LNCS 2162, pp. 309-318, 2001
  11. P. Kocher, J. Jaffe, and B. Jun, 'Differential power analysis,' CRYPTO 1999, LNCS 1666, pp. 388-397, 1999
  12. P. Kocher, J. Jaffe, and B. Jun, 'Introduction to differential power analysis and related attacks,' http://www. cryptography.com/ dpa/technical, 1998
  13. P. Kocher, J. Jaffe, and B. Jun, 'Timing Attacks on Implementations of DiffieHellman, RSA, DSS, and Others Systems,' CRYPTO 1996, LNCS 1109, pp. 104-113, 1996
  14. T.S. Messerges, E.A. Dabbish, and R.H. Sloan, 'Power analysis attacks on modular exponentiation in Smart cards,' CHES 1999, LNCS 1717, pp. 144-157, 1999