

# 디지털 FED용 패널제작과 패키징 방법에 관한 연구

(A Study on Panel Manufacture and Packaging Method for Digital FED)

김수용\*

(Soo-Yong Kim)

## 요약

FED는 잠재적인 평판기술에 따라 현재 연구되고 있다. 이 논문의 제안은 FED 핵심적인 개발을 위한 진공 패키징 기술에 대한 연구결과를 보여준다. FED 진공 패키징을 위해서는 유리/유리 접합, 진공배기, 게터기술, 그리고 시뮬레이션, 진공패키징 기술을 연구하였다. 유리/유리 접합은 프릿 글래스를 사용하므로 형태에 따르고, 내부 압력은  $2 \times 10^{-5}$ [Torr]이며 패널로서 완성을 보여준다. 게터의 결과에 따라 그것은 압력의 증가는 박막 게터에 의해 불순기체가 줄어드는 것을 보여주었다.

## Abstract

Field emission displays(FED) are currently being study as a potential flat technology. The purpose of this project shows the research result of vacuum packaging technology for the development of FED. For FED vacuum packaging, the bonding of glass/glass, the exhaust of vacuum, and getter technology have been studied for vacuum packaging technology. The simulation and vacuum sealing, and glass/glass bonding are also extensively studied. The glass/glass bonding is formed by using the frit glass and the inside pressure of complete panel showed of  $2 \times 10^{-5}$ [Torr]. As a getter result, the increase of pressure has been showed the decrease of outgassing effect by using thin flim getter.

Key Words : FED, Vacuum Sealing, Outgassing

## 1. 서 론

최근에 FPD(Flat Panel Display)로서 관심이 높아지고 있는 FED(Field Emission Display)는 전공에서의 전자 전송에 의해 구현되기 때문에 소자의 안

정적인 동작을 위해서는  $10^{-6}$ [Torr] 이상의 고진공 패키징 기술을 필요로 한다. 현재 사용하고 있는 패키징 방법은 정리할 수 있다. 그럼 1은 국내에 연구되고 있는 FED의 진공패키징 기술은 CRT의 진공 패키징 공정의 배기용 세관 방법에 바탕을 두고 있다. 하지만 FED는 CRT의 구조와는 달리 내부체적 이 매우 작기 때문에 기준의 방법으로는 다음과 같은 문제점들이 발생한다[1]. 배기관의 부착으로 인해 전체패널의 두께가 몇 배 이상 증가한다. 만약, 수

\* 주저자 : 군산대학교 전자정보공학부

Tel : 019-218-8940, Fax : 063-467-4317

E-mail : ksy8910@kunsan.ac.kr

접수일자 : 2009년 2월 9일

1차심사 : 2009년 2월 13일

심사완료 : 2009년 3월 16일

## 디지털 FED용 패널제작과 패키징 방법에 관한 연구

[mm] 두께인 FED 패널을 배기관을 이용해 진공 패키징한다면 전체 패널의 두께가 1[cm]이상으로 증가하게 된다. 이는 평판 표시 소자로의 제약을 주게 된다. 봉입 공정은 배기용 세관을 국부적으로 가열하여 반용용상태로 만들기 때문에, 이 과정에서 발생하는 가스들은 작은 체적을 가지고 있는 FED패널 내부의 진공도를 악화시킨다.




그림 1. FED패널은 CRT-like에 기초  
Fig. 1. FED panel bas on the CRT-like packaging




그림 2. FED tubeless 패키징 기본개념  
Fig. 2. Basic Conception of FED tubeless packaging

본 논문에서는 현재 FED를 진공 패키징하기 위해 사용하고 있는 CRP 패키징 방법, 고온 실장 방법 등이 가지고 있는 단점을 보완하기 위하여, Amorphous 실리콘 박막을 이용한 유리/유리 기판

간의 정전 열 접합을 이용하여 배기용 세관을 필요로 하지 않는 1인치급 tubeless packaged FED패널을 제작하고자 하였다. 진공 내에서의 유리-유리간 정전 열 접합공정을 이용하여 FED tubeless packaging을 실현하고자 하는 시도는 단계적으로 시도되어 왔으며, 이의 기본 개념은 그림 2를 통하여 설명될 수 있다. 실험은 유리프릿을 이용해 6[mm]의 배기홀을 가지고 있는 6×6[cm] 크기의 패널을 제작한 후 진공분위기에서 정전열 접합으로 배기홀을 밀봉으로서 실장하는 방법이다[2-4].

## 2. 유리-유리 정전 열 접합 공정

### 2.1 유리기판간의 접합

FED의 tubeless packaging을 위하여 적용된 유리기판들간의 정전 열 접합 공정에 관해서는 앞서 구체적으로 보고된바 있으며, 접합 가능성이 입증된 유리기판류와 적용된 interlayer, 그리고 접합된 두 장의 10[cm]급 소다라임 유리 기판쌍에 관한 내용을 표 1에 나타내었다. 본 실험에서는 ITO가 코팅되어 있는 소다라임 #0080 유리기판을 사용하였다. 그림 3은 각각의 유리 기판을 접합하기 위한 기본 set-up이다.

접합을 위해 interlayer로서 amorphous silicon layer를 2,000[Å] 증착하였다. 표 2는 amorphous silicon layer를 증착하기 위한 조건을 보여 주고 있다. ITO와 실리콘과는 결합 상태가 좋지 않기 때문에 buffer layer로서 실리콘 증착시 10[%]의 산소를 주입하여 SiO<sub>2</sub>를 얇게 증착하였다. 실리콘 박막이 증착된 면과 다른 유리기판과 정렬을 한 후 가열하였다. 230[°C]가 되었을 때 유리기판에는 250[V]의 음극을 인가하고, 증착한 실리콘 박막에는 양극을 인가하였다. 그림 4 (a)는 10×10[cm] 크기로 접합된 소다라임 유리기판의 모습이다. 접합 후 유리기판의 각 모서리를 diamond cutter로 절단하였으나 접합의 깨어짐은 없었으며 두 기판이 동시에 잘려 나갔음을 볼 수 있다. 절단된 유리기판쌍의 접합 계면을 관찰하였다(그림 4 (b)). 60,000배의 SEM 관찰 결과 접합 계면에서의 불완전성은 관찰되지 않았으며, 인장

응력기에 의해 측정한 접합 강도도 유리의 bulk 파괴 강도 이상으로 나타났다.

**표 1. 유리/유리 접합에서 물질의 특성**

**Table 1. Material properties in the glass-to-glass bonding**

Substrate A	Interlayer	Substrate B
Sodalime #0080	(ITO, Oxide layer, a-Si)	Sodalime #0080
삼성SDI #7059	(ITO, Oxide layer, a-Si)	삼성SDI #7059
삼성SDI #7740	(ITO, Oxide layer, a-Si)	삼성SDI #7740


**표 2. 박막 침전의 Sputtering 상태**

**Table 2. Sputtering condition of deposited thin film**

Process parameter	Deposited interlayer	
	ITO	silicon
Method	Sputtering	Sputtering
Source	ITO target (3[inch] diameter, 1/8[inch] thick)	Silicon target (3[inch] diameter, 1/4[inch] thick)
Initial pressure	$3 \times 10^{-5}$ [Torr]	$3 \times 10^{-5}$ [Torr]
Working pressure	$4 \times 10^{-3}$ [Torr]	$4 \times 10^{-3}$ [Torr]
Substrate temperature	150[°C]	120[°C]
Reaction gas	Ar	Ar
Power	3.3W/cm <sup>2</sup>	2.2W/cm <sup>2</sup>
Deposited rate	200[Å]/[min]	100[Å]/[min]
Thickness	1,500[Å]	3,000[Å]


유리-유리 정전 열 접합을 통하여 실험적으로 입증된 접합 가능한 유리 기판류는 표 1과 같은데 소다라임 유리는 FED 패널용 기판으로 적합하고, 삼성 SDI #7059 유리는 LCD와 ELD 용으로 사용 중이며, 삼성 SDI #7740 유리는 Si과 열 팽창 계수가 유사하여 MEMS 용으로 사용되고 있다. 정전 열 접합을 위한 interlayer들로는 전극용 ITO 막, buffer 용 산화막, 그리고 전하 공급 및 접합용 비정질 Si 막등이 적

용되며, 이들은 sputtering이나 전자선 증착법에 의해 형성된다.




**그림 3. 접합을 위한 실험기구**

**Fig. 3. Experimental set-up for bonding**



(a)



(b)

**그림 4. 소다라임 유리에 웨이프 한쌍 (a)와 SEM (b)에 의한 혼선부분 접합**

**Fig. 4. Bonded sodalime glass wafer pair (a) and its cross-sectional view by SEM (b)**

### 3. 양, 음극 기판의 제조 및 진공 실장

#### 3.1 Field Emitter Arrays 의 제작

Tubeless-packaged FED에 적용될 Mo-tip FEA 과 관련해서는 앞서 보고한 바 있으며, Spindt 공정

## 디지털 FED용 패널제작과 패키징 방법에 관한 연구

에 의한 제조 방법과 제조된 소자의 모양은 그림 5에서 보여 주고 있다. 그리고 소자의 규격을 요약하면 표 3과 같다.

그림 5에서 보는 바와 같이 n++-type Si-wafer (100)를 furnace에서 표면 산화시켜 1.2[ $\mu\text{m}$ ]의 산화막을 형성시켰고, 게이트 전극으로서 크롬을 RF-sputter에 의해 4,000[ $\text{\AA}$ ] 증착하였다. 증착 후 emitter의 홀을 define 하고 RIE에 의해 게이트와 절연체를 에칭하였다. 홀을 제작하고 알루미늄을 증착 하였으며 Mo를 증착 후 알루미늄을 lift-off 시킴으로써 FEAs를 제작하였다[5].

**표 3. Mo-tip FEAs의 명세**  
Table 3. Specification of Mo-tip FEAs

Pixel	Number	1,000
	Size	200×300[ $\mu\text{m}$ ]
	Pixel-to-pixel distance	70[ $\mu\text{m}$ ]
	sub-pixel	4×6(50×50[ $\mu\text{m}$ ])
Emitter	Number	49(7×7)tips sub-pixel
	Tip-material	Mo
	Tip-height	1.4[ $\mu\text{m}$ ]
	Gate aperture	1.5[ $\mu\text{m}$ ]
	Gate insulator	1.2[ $\mu\text{m}$ ]-thick thermal SiO <sub>2</sub>




그림 5. Mo-tip FEA의 step/structure의 공정  
Fig. 5. Process step/structure of Mo-tip FEA

## 3.2 양극 및 음극 기판의 제작

음극기판은 ITO가 증착되어 있는 소다라임 유리 기판을 사용하였으며, 유리 기판위에 직경 6[mm]의 배기홀을 제작하고 3인치 RF-sputter를 이용하여 크롬으로 cathode line과 gate line을 5,000[ $\text{\AA}$ ] 증착 하였다. 기존의 방법은 열증착기를 이용하여 알루미늄층을 증착하였으나 유리기판과의 adhesion이 좋지 못하고 유리 프릿을 이용하여 실장 라인을 형성하는 고온 과정에서 전극 라인이 끊어지는 현상이 발생한다. 스퍼터를 이용하여 증착된 크롬은 고온의 공정에서 라인의 끊김은 없으나 산화되는 경향이 있다. 하지만 아르곤과 질소와 같은 분위기 가스를 이용함으로써 산화의 경향을 줄일 수 있었다. 전극 라인이 형성되어진 패널의 하판에 Indium을 바르고 FEA를 정렬한 후 250[°C]의 오븐에서 접합하였다. 패널의 하판에 접합되어진 FEA는 wire-bonder를 이용하여 cathode line과 gate line을 연결하였다. 본 실험에서 사용되어진 패널의 구조는 cathode line을 제작하지 않고 공통 전극으로 ground하였다.

양극기판의 경우 ITO를 증착 후 patterning하였으며, 이 위에 ZnO : Zn 형광체를 screening하였고, 다음으로 가장자리를 프릿으로 둘러 열처리한 뒤 유리 spacer를 배치하였다.

## 3.3 패널의 제작 및 진공 실장

제작된 양극과 음극의 기판을 정렬하고 패널을 제작하기 위하여, 유리프릿으로 실장 라인을 형성 하였다.

그림 6은 Tubeless packaged FED 패널을 제작하기 위한 작업 순서도이다. 양극의 유리 기판에 유리 프릿을 바르고 120[°C]의 hot plate위에 10분간 진조 하는 작업을 여러 번 반복하여 1.2[mm]두께의 높이를 형성시켰으며 34[°C]의 열처리 공정에서 바인더 물질을 강화시켰다. 패널의 양·음극의 기판을 정렬하고 450[°C]의 열처리 공정을 거쳐 실장라인을 형성하였다. 이때 스페이서로는 1[mm] 두께의 유리 기판을 2×2[mm]의 크기로 잘라 애노드기판을 정렬하기 전에 1[cm] 간격으로 캐소드기판에 정렬하였

다. 소자의 전계 방출 텁과 애노드와의 거리는 약 600[ $\mu\text{m}$ ]정도이다.




그림 6. FED 패널사이 펌핑하는 tubeless 패키징의 누설 테스터

Fig. 6. Leak test of tubeless packaged FED panel during pumping

이상과 같은 공정으로 6[mm] 배기홀을 가지고 FED 패널을 제작하였으며 이를 tubeless 진공 실장하기 위하여 배기홀 주변에 하부 패널의 전극으로 사용되어질 ITO층과 접합을 위한 실리콘 층을 증착하였다. 증착 조건은 앞서 설명한 표 2에서 보여 주는 바와 같다. 실리콘 박막이 증착되어진 패널은 본 실험실에서 고유하게 제작되어진 진공 챔버내에서 정전 열 접합을 수행하였다. 그림 7은  $1 \times 10^{-6}$  [Torr]의 고진공 또는 가스분위기에서 정전 열 접합을 수행할 수 있으며 5인치급 기판까지 접합 가능하도록 설계된 장비의 단면도이다. Pumping-out의 공정 동안 배기홀을 통해 패널의 내부는 진공이 되고 이후 접합을 위해서는 하부에 있는 Z-motion이 패널 방향으로 이동하여 두기판을 접촉시킨다. 패널의 배기 홀을 밀봉하기 위해서는 내부에 존재하는 수분을 증발시키는 공정과 게터를 활성화하는 공정이 필요하다. 수분을 증발시키는 고온 배기 공정은 챔버의 진공도가  $3 \times 10^{-5}$  [Torr] 이하가 될 때 패널을 가열하여 250[°C]에서 30분을 가열하였다. 이후 게터를 활성화하기 위하여 온도를 450[°C]로 올리고 다시 30분을 유지하였다. 본 실험에서 사용한 게터는 두께 100 [ $\mu\text{m}$ ], 5[mm] 넓이의 철(Fe)심에 바륨(Ba)과 타이타늄(Ti)과 같은 흡착 물질이 양면에 각각 50[ $\mu\text{m}$ ]씩 코팅되어져 있으며 다시 표면에는 옥사이드가 수십 [Å]으로 코팅되어져 있다. 이를 활성화 시키면 표면의

옥사이드 성분이 게터 내부로 흡수되면서 외부의 물질을 흡착한다. 게터의 activation 후 온도를 230[°C]로 낮추고 배기홀을 밀봉하기 위한 유리기판을 접촉시키고 250[V]의 전압을 인가하였다. 전압은 접합 후 온도가 60[°C]이하가 될 때까지 계속 인가하였으며, 그 후에 진공 챔버 내에서 꺼내었다.

## 4. Tubeless-packaged FED의 특성

### 4.1 진공 실장된 FED의 emission 특성

#### 4.1.1 게터를 사용하지 않았을 경우

정전 열 접합 방법에 의해 제작 되어진 패널의 전류-전압 특성을 조사하여 보았다.

그림 7은 제작 후 같은 조건 하에서 날짜 변화에 대해 변화하고 있는 특성 곡선이다. 측정을 위한 조건은 애노드에 350[V]를 인가하였고, 게이트에는 0~120[V]까지의 전압을 인가하였다. 그림에서 day 1의 곡선은 소자가 안정화되기 이전의 몇몇 소자에 의해 방출 되는 전자에 의한 값으로 다른 날에 비해 turn-on 전압이 상대적으로 낮다. day 2는 제일 오른쪽으로 밀려 있으며 turn-on 전압도 높다. 이는 안정적인 소자의 표면 오염으로 인한 것으로 역시 충분한 aging 시간 부족으로 인한 값으로 추측된다. day 3부터는 안정적인 곡선을 보여 주고는 있지만 전계 방출 전류값이 진공 실장 전의 값보다 낮다. 그 이유는 여러 가지로 추정된다. 첫째, 유리프렛을 이용하여 실장라인을 형성하는 과정에서 유리기판 위에 크롬으로 증착된 게이트와 캐소드 라인이 산화되어 높은 저항을 가지게 되므로 인가 전압의 전압 강하가 예상된다. 둘째, 패널 내부에 게터를 장착하지 않아 마이크로 리크(micro leak)와 전자 방출에 의한 outgassing으로 안정적인 진공 분위기를 유지시켜 주지 못하는 것으로 추측된다. 특히, 진공도의 악화는 전자의 스캐터링을 유발시켜 전자의 이동도를 낮추고, 전자에 의해 이온화된 이온들이 에미터에 다시 충돌하여 손상을 주는 원인이 되기도 한다.

그림 8은 측정된 값을 Fowler-Nordheim 식으로 변환한 그래프이다[6-7].

## 디지털 FED용 패널제작과 패키징 방법에 관한 연구

그래프에서보면 기울기( $S = \frac{\Delta(1/Vg)}{\Delta \log(I/V2g)}$ )가 점점 증가하는 것을 볼 수 있다. 여기에서 기울기가 증가하는 것은 게이트 전압을 12[V]로 고정시킴으로 인해 전자의 방출에 한정적인 값을 가지기 때문이다. 즉, 본 실험에서 한정적인 값으로 인가하는 전압이 전자 방출의 시작점이 될 수도 있다는 것이다. 기울기가 보여 주는 특성은 위에서 설명하는 바와 같이 turn on 전압이 오른쪽으로 shift되고 있음을 간접적으로 보여 주고 있다. 이 이유에 대해서는 보다 자세한 연구가 요구되어 진다.




그림 7. FED 패널 패키징의 전류-전압의 특성  
Fig. 7. I-V characteristics of vacuum packaged FED panel




그림 8. FED패널패키징의 Fowler-Nordheim 도면  
Fig. 8. Fowler-Nordheim plots of vacuum packaged FED panel

### 4.1.2 게터를 사용하였을 경우

정전 열 접합 방법에 의해 제작된 패널에 대해 전압을 인가하여 전자 방출 특성을 조사하여 보았다. 그림 9는 형광체가 도포되어 있는 tubeless FED 패널의 발광 사진이다. 그림에서 발광하고 있는 세라인을 확인할 수 있다. 뒷면에 배기용 세관이 보이지 않아 얇게 보이며 실제 두께는 약 4[mm]정도이다. 발광의 특성으로 보아 패널 내부는 최소 10<sup>-5</sup>[Torr]의 진공을 유지하는 것으로 보인다. 본 패널에서는 애노드 전압으로 300[V]을 인가하였으며, 게이트 전압은 80[V]를 인가하였다. 그림 10은 발광하는 FED의 각 라인의 전류-전압 특성 곡선을 보여 주고 있다. 또한 실장된 패널의 시간 변화에 따른 전류 특성을 조사하기 위하여 11시간 동안을 지속적으로 전압을 인가하여 전류의 변화를 측정하였다. 측정 전 FEA 에 0~100[V]의 전압을 몇 차례 주어 소자의 안정적



그림 9. FED패널 tubeless 패키징의 빛 방출  
Fig. 9. Light Emission of tubeless packaged FED panel




그림 10. 게이트 전압 변화를 위한 방출전류-전압특성  
Fig. 10. Emission current-voltage characteristic for changing gate voltage

인 방출을 고려하고 인가하였다. 측정은 게이트에 60[V] 전압을 45분 동안 ON하고 15분 동안 OFF하고 다시 전압을 인가하는 방식을 이용하였다. 그림 11은 이러한 방식에 의해 측정된 그래프이다. 전류가 안정적으로 일정하지는 않지만 지속적으로 비슷한 양의 전자 방출이 이루어짐을 알 수 있다.




그림 11. 11시간 동안 방출 특성  
Fig. 11. Characteristic of emission for 11 hours

## 5. 결론

본 논문에서는 유리/유리기판의 정전 열 접합 방법을 이용하여 두께 4[mm]인 1인치급 tubeless FED 패널을 제작하였다. 본 방법의 실장은 기존의 배기 용 세관을 이용해 패키징하는 방법에 비해 약 150 배 높은 컨덕턴스를 가지고 있으며, 약 500배 이상의 패널 내부 진공도를 얻을 수 있다. 유리/유리 접합상태는 양호하였으며, 진공도의 간접적인 측정에서 패널의 내부 진공도가  $2 \times 10^{-5}$ [Torr] 이하임을 이론적 모델링으로 계산하였다. 또한 패널내부에 게터를 사용하지 않았을 경우, 접합 전류-전압 특성을 날짜별로 조사하였고, 전류-전압 곡선과 Fowler-Nordheim 곡선을 그려 특성을 조사하여 보았다. 패널 내부에 게터가 없음으로 인해 시간이 지남에 따라 진공도가 악화되고 에미터의 손상으로 전자 방출 특성이 점점 오른쪽으로 shift되고 전자 방출 전류도 작아지고 있음을 볼 수 있었다. 패널 내부에 게터를 사용하였을 경우, 전압을 인가하여 발광하는 모습을 확인할 수 있었다. 또한 패널 내부의 안정성을 실험하기 위해 11시간 동안 게이트에 60[V]의 전압을 지속적으로 인가하여 전자 방출 특

성을 분석하였다. 그 결과 약간의 측정 오차폭은 가지고 있으나 비교적 지속적인 전자 방출이 이루어지고 있음을 확인하였다. 이상과 같은 결론으로 정전 열 접합을 이용한 FED 패키징 방법은 가능하며 다른 진공 소자의 패키징에도 응용 가능하리라 생각된다.

## References

- [1] D.G. Joh, D.H. Gill, H.S. Kim, Y.G. Kim, DJ.Kim,C.W.Lee, Y.H.Seo, EH Choi, C.S. Cho, "High Luminance Flat Panel Fluorescent Lamp for LCD Backlight", ASID'00.
- [2] A. D. Kurtz, J. R. Mallon and Bernstein, "A solid state bonding and packaging technique for integrated sensor transducer," ISA ASI 73246, p.229(1973).
- [3] R.Y. Pai, OSRAM Sylvania, Daanvers, MA "Efficiency Limits for Fluorescent Lamps and Application to LCD Backlighting", SID'97 Digest.
- [4] J.B.Lasky, "Wafer bonding for silicon on insulator i technologies," Appl. Phys. Lett., 48, p.78(1986).
- [5] W.P.Maszara, g.Goetz, "Bonding of silicon wafers for silicon-on-insulator," J.Appl.Phys., 64, p.4943(1988).
- [6] P.P.Holloway, J.Sebastian, T.Trottier and H.Swart, "Production and control of vacuum in field emission flat panel displays." IEEE Solid State Technology, August, p.47(1995).
- [7] "LCD Planar Backlight Employing the External Electrode Fluorescent Lamps Driven by Square Pulses from Switching Inverter", SID'01.

## ◇ 저자소개 ◇

### 김수용 (金水龍)

1970년 8월 26일생. 1996년 부경대학교 전기공학과 졸업. 2003년 경기대학교 전기전자통신교육전공 졸업(석사). 2009년 군산대학교 대학원 전자정보공학부 졸업(박사).