Sequence-Pair 기반의 플로어플랜을 위한 개선된 Simulated-Annealing 기법

Improved Simulated-Annealing Technique for Sequence-Pair based Floorplan

  • 성영태 (동아대학교 컴퓨터공학과) ;
  • 허성우 (동아대학교 컴퓨터공학과)
  • Sung, Young-Tae (Department of Computer Engineering, Dong-A University) ;
  • Hur, Sung-Woo (Department of Computer Engineering, Dong-A University)
  • 발행 : 2009.04.25

초록

Sequence-Pair(SP) 모델은 모듈간의 위상 관계를 표현하는 방법으로써, 일반적으로 SP 모델에 기반한 플로어플래너(floorplanner)는 Simulated-Annealing(SA) 알고리즘을 통해 해를 탐색한다. 다양한 논문에서 SP와 SA 기반 배치 알고리즘의 성능 향상을 위해 SP의 평가 함수의 개선, SA의 스케줄링 기법 향상과 변형 함수의 개선 등을 모색하였다. 제안 기법은 기존의 SA 프레임웍을 수정한 2단계 SA 알고리즘으로써, 전 단계에선 SP로부터 구한 플로어플랜에 압축기법을 적용하여 모듈 사이에 존재하는 빈 공간을 가능한 최소화시켰다. 압축기법이 적용된 플로어플랜으로터 SP를 얻고, 이를 변환함으로써 해 공간을 탐색해 간다. 해가 기준 값에 수렴되었다고 판단되면 전 단계의 SA 기반 검색을 중단하고 압축기법을 사용하지 않은 기존의 SA 프레임웍을 이용하여 최적 해를 계속 탐색해 간다. MCNC 벤치마크 회로를 이용한 실험을 통해 제안 기법이 SA의 해 탐색 과정에 끼치는 효과를 보이며, 제안 기법을 통해 얻은 결과가 기존의 SA 기반 알고리즘으로 구한 결과보다 우수함을 보인다.

Sequence-Pair(SP) model represents the topological relation between modules. In general, SP model based floorplanners search solutions using Simulated-Annealing(SA) algorithm. Several SA based floorplanning techniques using SP model have been published. To improve the performance of those techniques they tried to improve the speed for evaluation function for SP model, to find better scheduling methods and perturb functions for SA. In this paper we propose a two phase SA based algorithm. In the first phase, white space between modules is reduced by applying compaction technique to the floorplan obtained by an SP. From the compacted floorplan, the corresponding SP is determined. Solution space has been searched by changing the SP in the SA framework. When solutions converge to some threshold value, the first phase of the SA based search stops. Then using the typical SA based algorithm, ie, without using the compaction technique, the second phase of our algorithm continues to find optimal solutions. Experimental results with MCNC benchmark circuits show that how the proposed technique affects to the procedure for SA based floorplainning algorithm and that the results obtained by our technique is better than those obtained by existing SA-based algorithms.

키워드

참고문헌

  1. H. Murata, K. Fujiyoshi, S. Nakatake, and Y. Kajitani, "VLSI module placement based on rectangular-packing by the sequence-parr, IEEE Trans. on CAD of Computer-Aided Design of Integrated Ciratits and Systems, vol.15:12, pp. 1518-1524, 1996 https://doi.org/10.1109/43.552084
  2. S. Nakatake, K Fujiyoshi, H. Murata and Y. Kajitani, "Module Placement on BSG-Structure and IC Layout Applications," Proc. of ICCAD, 1996
  3. H. H.Chan, S. N.Adya, I. L.Markov, "Are Floorplan Representations Important in Digital Design?," Proc. of the 2005 ISPD, pp.129-136, 2005
  4. J .Z.Yan, C. Chu, "DeFer: Deferred Decision Making Enabled Fixed-Outline Floorplanner," Proc. of the 45th DAC, pp.161-166, 2008
  5. T. C.Chen, Y. W.Chang, "Modem Floorplanning Based on Fast Simulated Annealing," Proc. of the 2005 ISPD, pp.104-112, 2005
  6. X. Tang, R. Tian, and D. F.Wong, "Fast evaluation of sequence pair in block placement by longest common subsequence computation", DATE-2000, pp. 100-111, 2000
  7. X. Tang and D. F.Wong, "FAST-SP: a fast algorithm for block placement based on sequence pair", Proc. of the 2001 conference on ASP-DAC, pp. 521-526, 2001
  8. Y. Pang, C. K Cheng, and T. Yoshimura, "An Enhanced Perturbing Algorithm for Floorplan Design Using the O-tree Representation", ISPD 2000, pp. 168-173, 2000 https://doi.org/10.1145/332357.332395
  9. A. B.Kahng, "Classical floorplanning harmful?," Proc. of the 2000 ISPD, p.207-213, 2000
  10. S. Chen, T. Yosihmura, "A Stable Fixed-Outline Floorplanning Method," Proc. of the 2007 ISPD, pp.119-126, 2007
  11. Y. Zhan, Y. Feng and S. Sapatnekar, "A Fixed-die Floorplanning Algorithm using an Analytical Approach," Proc. of the 2006 ASP-DAC, pp.771-776, 2006
  12. Y. Feng, D. P.Mehta and H. Yang, "Constrained Modem Floorplanning," Proc. of the 2003 ISPD, pp.128-135, 2003