한국산학기술학회논문지 (Journal of the Korea Academia-Industrial cooperation Society)

  • 제10권2호
  • /
  • Pages.269-273
  • /
  • 2009
  • /
  • 1975-4701(pISSN)
  • /
  • 2288-4688(eISSN)
한국산학기술학회 (The Korea Academia-Industrial cooperation Society)
권호 표지
DOI QR코드

DOI QR Code

전원 잡음 영향을 줄이기 위한 VCO 정전압기 분석

An Analysis of n VCO Voltage Regulator for Reducing the Effect of Power Supply Noise

  • 허호영 (전북대학교 전자정보공학부) ;
  • 정항근 (전북대학교 전자정보공학부)
  • 발행 : 2009.02.28
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

정전압기는 VCO의 제어전압의 전원 잡음을 줄이기 위해 사용될 수 있다. 정 전압기의 최적 설계를 위해선 정전압기에 대한 정확한 해석이 필요하다. 본 논문에서는 최근 발표된 논문의 정전압기 해석 과정에 MOSFET의 기생 커패시턴스 성분을 고려하지 않은 문제점을 보완하였다. 이 문제점을 이론적으로 분석하여 정확한 해석을 유도하였고, 회로 시뮬레이션과 측정을 통해 검증하였다. 정전압기는 $0.18{\mu}m$ 1P6M CMOS 공정으로 설계되었고, 칩 면적은 $1mm^2$ 이다.

A voltage regulator can be used to reduce the effect of the power-supply noise on the control voltage of the VCO. An accurate analysis of the voltage regulator circuit is needed for the optimal design of the voltage regulator. This paper clarifies an inaccuracy in a recent paper on the replica-compensated regulator far supply-regulated PLLs: neglect of MOSFET parasitic capacitances. As a consequence, an improved analytical model is derived for the replica-compensated voltage regulator. The derived model is verified through circuit simulation. The voltage regulator has been fabricated in a standard $0.18{\mu}m$ 1P6M CMOS technology. The chip area is $1mm^2$.

키워드

참고문헌

  1. S. Sidiropoulos et al., "Adaptive bandwidth DLLs and PLLs using regulated supply CMOS buffers," in Symp. VLSI Circuits Dig. Tech. Papers, pp. 124 - 127, Jun. 2000.
  2. Elad Alon, Jaeha Kim, Sudhakar Pamarti, Ken Chang, and Mark Horowitz, "Replica compensated linear regulators for supply-regulated phase-locked loops" IEEE J. Solid-State Circuits, vol. 41, pp. 413-424, Feb. 2006. https://doi.org/10.1109/JSSC.2005.862347
  3. K.H. Kim, Y.S. Sohn, C.K. Kim, M.S. Park, DJ. Lee, W.S. Kim, and C.B. Kim "A 20-Gb/s 256-Mb DRAM with an inductorless quadrature PLL and a cascaded pre-emphasis transmitter" IEEE J. Solid-State Circuits, vol. 41, pp. 127-134, Jan. 2006. https://doi.org/10.1109/JSSC.2005.859017
  4. Behzad Razavi, Design of Analog CMOS Integrated Circuits, pp.482-495, McGraw Hill, 2001.
  5. V. Gupta, G.A. Rincon-Mora, and P. Raha, "Analysis and design of monolithic, high PSR, linear regulators for SoC applications," in Proc. SoC Conf., pp. 311-315, Sep. 2004.