Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

An Analytical Model for Deriving The Threshold Voltage of A Short-channel Intrinsic-body SDG SOI MOSFET

Short-Channel Intrinsic-Body SDG SOI MOSFET의 문턱전압 도출을 위한 해석적 모델

  • Jang, Eun-Sung (School of Electronic & Electrical Eng., Hongik Univ.) ;
  • Oh, Young-Hae (School of Electronic & Electrical Eng., Hongik Univ.) ;
  • Suh, Chung-Ha (School of Electronic & Electrical Eng., Hongik Univ.)
  • 장은성 (홍익대학교 전자전기공학부) ;
  • 오영해 (홍익대학교 전자전기공학부) ;
  • 서정하 (홍익대학교 전자전기공학부)
  • Published : 2009.11.25
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, a simple analytical model for deriving the threshold voltage of a short-channel intrinsic-body SDG SOI MOSFET is suggested. Using the iteration method, both Laplace equations in intrinsic silicon body and gate oxide are solved two-dimensionally. Obtained potential distributions in both regions are expressed in terms of fourth and fifth-order of the coordinate perpendicular to the silicon channel direction. Making use of them, the surface potential is obtained to derive the threshold voltage in a closed-form. Simulation results show the fairly accurate dependencies of the threshold voltage on the various device parameters and applied bias voltages.

본 논문에서는 short-channel intrinsic-body SDG SOI MOSFET의 문턱전압 도출을 위한 간단한 해석적 모델을 제시하였다. Intrinsic silicon 채널 영역 및 gate oxide 내에서의 2차원 Laplace 방정식을 반복법(iteration method)으로 풀어 각 영역 내에서의 전위 분포를 채널에 수직한 방향의 좌표에 대해 4차 및 5차 다항식으로 표현하였으며 이로부터 표면전위를 도출하였다. 표면전위의 최소치가 0이 되는 게이트 전압을 문턱전압으로 제안하여 closed-form의 문턱전압 식을 도출하였다. 도출된 문턱전압 표현식을 모의 실험한 결과, 소자의 parameter와 가해진 bias 전압에 대한 정확한 의존성을 확인할 수 있었다.

Keywords

References

  1. W. Z. Shangguan, T. C. Au Yeung, Z. M. Zhu, X. Zhou "General analytical Poisson solution for undoped generic two gated metal oxide semiconductor field effect transistors", Appl . Phys. Lett. vol 90, 012110 2007 https://doi.org/10.1063/1.2428414
  2. Wei-Yuan Lu, Yuan Taur, "On the Scaling Limit of Ultrathin SOl MOSFETs " , IEEE Trans. Electron Devices, vol. 53(5), pp. 1137, 2006 https://doi.org/10.1109/TED.2006.871879
  3. O. Cobianu, O. Soffke, M. Glesner, "A Verilog A -model of an undoped symmetric dual gate MOSFET", Adv. Radio Sci., 4, 303-306, 2006 https://doi.org/10.5194/ars-4-303-2006
  4. Slavica Malobabic, Adelmo Ortiz Conde, Francisco J. Garcia Sanchez, "Modeling the Undoped Body Symmetric Dual Gate MOSFET", Fifth IEEE International Caroms Conference on Devices, Circuits and Systems, Nov, 2004
  5. Qiang Chen, James D. Meindl, "A Comparative Study of Threshold Variations in Symmetric and Asymmetric undoped double gate MOSFETs", IEEE International SOl Conference, pp. 30, 2002
  6. Yuan Taur, "An Analytical Solution to a Double Gate MOSFET with Undoped Body", IEEE Electron Lett., vol 21, pp. 245 2000 https://doi.org/10.1109/55.841310
  7. Qiang Chen, Evans M. Harrell, James D. Meindl. "A Physical Short Channel Threshold Voltage Model for Undoped Symmetric Double Gate MOSFETs" IEEE Trans. Electron Devices, vol. 50, pp. 1631, Jul 2003 https://doi.org/10.1109/TED.2003.813906
  8. 이정호, 서정하, 'SOI형 대칭 DG MOSFET의 문턱전압 도출에 대한 간편한 해석적 모델', 대한전자공학회 논문지 제44권 SD편 제7호, pp. 16, 2007